UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17433

3.2 EDK OPB HDLC - 「ERROR: IO error when creating files for XST synthesis!」 というエラー メッセージが表示される

説明

キーワード : EDK, OPB, HDLC, IO, XST, synthesis, PlatGen, internal, error, 合成, 内部, エラー

重要度 : 標準

概要 :
EDK から opb_pci モジュールをシミュレーションした場合、次のエラーメッセージが表示されます。
"# ** Fatal: (vsim-3420) Array lengths do not match. Left is (223 downto216). Right is (0 to 31)."

ソリューション

この問題は、最新版の 3.2 EDK サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/ise/embedded/edk.htm
この修正は、3.2 EDK サービス パック 2 以降に含まれます。
AR# 17433
日付 04/06/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加