UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17454

11.1 RTL/Technology Viewer - RTL Viewer で表示したときにインスタンシエートしたコアが接続されていない

説明

デザインの回路図を RTL Viewer で表示すると、デザインにインスタンシエートされているコアを表すシンボルに接続されているネットがありません。

ソリューション


これは、通常 RTL 回路図の作成時に発生する表示のみの問題です。

インプリメンテーション後にコアが正しく接続されていることを確認するには、FPGA Editor を使用してください。

ISE 6.2i 以前のデザイン ツール使用している場合、RTL Viewer にネットが表示されない原因として XST の [Read Cores] プロパティが考えられます。このプロパティがオンになっていると、RTL Viewer でコアが接続されません。この問題を解決するには、このプロパティをオフにして合成を再実行します。これで、コアが接続されます。

この問題が最新バージョンのソフトウェアで発生する場合は、ザイリンクス テクニカル サポートに表示されない接続または誤っている接続をご連絡ください。この際、可能であればテスト ケースも報告ください。
AR# 17454
日付 12/15/2012
ステータス アーカイブ
種類 一般
ツール
  • ISE Design Suite - 11.1
このページをブックマークに追加