UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17467

6.1i MAP Virtex-II - MAP DRC で RAM (または SRL16E) が FDRE と同じスライスにパックされてしまう

説明

キーワード : enable, conflict, FDRE, イネーブル, 競合

重要度 : 標準

概要 :
SR 入力が RAM の WE および FDRE のリセットを駆動するように設定され、この不適切なスライス設定のためにデザインでエラーが発生します。 ハードウェアで、このデュアル機能はサポートされていません。 MAP の DRC が適切に機能すると、このようにパックすることはできません。 同様の競合が SRL16E でも発生します。

ソリューション

この問題は、6.2i リリースで修正される予定です。 このリリースで、MAP DRC はこのパックが発生しないように機能します。
AR# 17467
日付 03/02/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加