UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17499

8.1i PACE - HDL ファイルで MSB と LSB バス順が正しく表示されない

説明

キーワード : MSB, LSB, order, バス, 順序

バスを含む新しい HDL ベースのデザインを作成すると、LSB が常に小さい数で MSB が常に大きな数になります。 bus1[3:0] というバスを作成しようとしても bus1[0:3] と記述されてしまいます。 ただし、バス グループを表示すると、正しい順序で表示されています。

ソリューション

HDL ファイルでバス表記の順序を変更すると、この問題を回避できます。

この問題は、 次のメジャー リリースで修正される予定です。
AR# 17499
日付 06/17/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加