UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17504

10.1i PACE - 階層デザインに含まれる回路図でネットが間違って表示される

説明

キーワード : net, schematic, design, ネット, 回路図, デザイン

Project Navigator から ECS を起動して回路図デザインを作成しました。次に Project Navigator で [Assign Package Pins] を実行すると、PACE が起動されます。[I/O Pins] をクリックすると、[Design Browser] ウィンドウが表示されますが、ピン名が間違って表示されます。名前が間違っているピンのいずれかを [Device Architecture] ウィンドウにドラッグして放してから保存すると、UCF ファイルは作成されますが、このファイルが原因で NGDBuild でエラーが発生します。:

"Annotating constraints to design from file "uuu.ucf" ...
ERROR:NgdBuild:755 - Line 6 in 'uuu.ucf': Could not find net(s) 'A0' in the
design. To suppress this error specify the correct net name or remove the
constraint. The 'Ignore I\O constraints on Invalid Object Names' property
can also be set ( -aul switch for command line users)."

ソリューション

top_sc.vhd に下位レベルのエンティティのデータが最初に記述されています。このファイルには、PACE で表示されるポートが含まれており、PACE では最上位レベルのエンティティが最初に検出されることが前提とされています。top_sc.vhd ファイルを修正し、最上位レベルのエンティティをファイルの最初に記述するか、最上位レベルのエンティティのみが書かれた top.vhd ファイルを新規に作成してください。

この問題は、 次のメジャー リリースで修正される予定です。
AR# 17504
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加