UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17519

6.1i ECS - CC16CCLED マクロでクリアがアサートされると TC が High になる

説明

キーワード : CC16CCLED, TC, clear, terminal, count, ECS, ecs, クリア, 終端, カウント

重要度 : 標準

概要 :
CC16CCLED マクロでクリア (CLR) がアサートされると、TC が High になりますが、 ソフトウェア マニュアルには、TC が Low になると記述されています。

ソリューション

これは、CC16CCLED マクロのエラーです。 この問題は、次のソフトウェア リリースで修正される予定です。

当面の間は、ソフトウェア マニュアルから VHDL または Verilog コードをコピーし、このコードのブラック ボックスを作成し、回路図シンボルを作成してから、回路図デザインでこれを使用します。

また、中間 HDL ファイル (.vhf または .vf) を編集して正しいファンクションを表示する必要のあることもあります。
AR# 17519
日付 01/08/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加