UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17584

6.1i Timing Analyzer - Virtex-II Pro PowerPC コアのリセット ピンでセットアップ違反がレポートされる

説明

キーワード : Virtex-II Pro, setup, violation, PowerPC, reset, chip reset, core reset, system reset, Timing Analyzer, セットアップ, 違反, リセット, チップ リセット, コア リセット, システム リセット

重要度 : 高

概要 :
Virtex-II Pro デバイスの PowerPC のリセット ピンに TIG 制約が 3 つ配置されていますが、タイミング レポートではこれらの制約が無視されます。

ソリューション

この問題は、最新版の 6.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、6.1i サービス パック 2 以降に含まれます。
AR# 17584
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加