UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17666

DSP 用 3.1 System Generator - ネット名とゲートウェイ名が同一の場合、内部エラーが生じる

説明

キーワード : SysGen, 3.1i, MATLAB, Simulink, internal, error, net, gateway, prepend, hierarchy, 内部, エラー, ネット, ゲートウェイ, 階層

重要度 : 標準

概要 :
ネット名とゲートウェイ名が同じ場合、なぜ内部エラーが生じるのですか。

このエラーは、チェックボックス [Do Not Prepend Hierarchy to Port Name] をオンにした場合、ゲートウェイ名が 「foo」 で、別のデザイン オブジェクトの最上位レベルに 「foo」 という名前がある場合に生じます。

たとえば、「foo」 というゲートウェイ名を含むサブシステムを作成し、チェックボックス [Do Not Prepend Hierarchy to Port Name] をオンにします。その後、サブシステムの複製が必要になり、カット アンド ペーストまたはオプションでライブラリ エレメントの中にサブシステムを転用します。 このような場合、ネットリスタは 「foo」 の多用をレポートしようとしますが、実際は致命的なエラーとして表示されてしまいます。

ソリューション

この問題を回避するには、ゲートウェイ出力のチェックボックス [Do Not Prepend Hierarchy to Port Name] をオフにします。 このオプションが選択された場合、System Generator で生成された HDL デザインの最上位レベルで、ゲートウェイ 名が使用されます。 選択しない場合、ゲートウェイ ブロックの階層は、最上位の HDL で使用される名前に別の名前が追加されます。 つまり、同じ名前のポートが 2 つあるときは、片方のポート名に 「_x_0」 が追加されます。
AR# 17666
日付 06/24/2004
ステータス アーカイブ
種類 一般
このページをブックマークに追加