UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17681

6.1 EDK - XPS の [Import Peripheral Wizard] の使用方法

説明

キーワード : XPS, Import, Peripheral, Wizard, インポート, ペリフェラル, ウィザード

重要度 : 標準

概要 :
XPS での [Import Peripheral Wizard] の使用方法を教えてください。

ソリューション

6.1i XPS に含まれる新規ツールでは、ユーザー ペリフェラルを XPS、HDL ソース ファイルまたは合成プロジェクトにインポートできます。 この [Import Peripheral Wizard] は XPS ツールバー メニューの [Tools] タブに含まれています。 このツールは、次のように 12 の段階に分けることができます。

ステップ 1 : コア名およびバージョン
ペリフェラル名を入力します。 この名前は、最上位の VHDL エンティティ名または Verilog モジュール名にする必要があります。 たとえば、最上位の VHDL エンティティの名前が opb_mycore の場合、[Name] フィールドには opb_mycore と入力します。

[Use Version Name] はオプションで、必須ではありません。 これをクリックすると、コアのバージョン番号を記録します。 コア名にバージョン番号を付けて表示するので、そのコアのライブラリ名も変更されます。
メモ : 後で作成される PAO ファイルもこのライブラリ名を参照します。

ステップ 2 : ソース ファイル タイプ
HDL ソース ファイル (.vhd、.v)、ネットリスト ファイル (.edn、.edf、.ngo、.ngc)、ドキュメント ファイル (.doc、.txt、.pdf) の 3 タイプがあります。 [Documentation Files] を使用するかどうかはオプションです。 [Netlist Files] を選択すると、最上位の HDL ソース ファイルは必ず含める必要がありますので、[HDL Source File] も必ずオンにしてください。. HDL ソース ファイルのみを入力する場合は、[HDL Source Files] のみを選択します。

メモ : HDL ソース ファイルは既に CoreConnect バスの命名規則に従っているはずです。 詳細は、インストール ディレクトリの /doc ディレクトリに含まれる『User Core Templates Reference Guide』を参照してください。

ステップ 3 : HDL ソース ファイルまたはドキュメント ファイル
HDL ソース ファイル
まず、ペリフェラルをインプリメントするために使用した HDL 言語を選択します。 VHDL と Verilog のどちらもサポートされています。 ファイルのロケーションをツールに認識させる方法は、3 つあります。 最適な方法は、XST または Synplify プロジェクト ファイルのどちらかを使用する方法です。このファイルは既に合成をパスしているので、最適な HDL ファイルとライブラリがすべて含まれます。 もうひとつの方法は、HDL ソース ファイルを使用する方法です。 [Use existing Peripheral Analysis Order] を使用するのは、このツールを 2 度目に使用する場合に実際の HDL コードやライブラリに変更を加えている、または今後のステップで変更を加える予定のある場合のみです。

マニュアル
TXT、DOC、PDF ファイルのいずれかをインポートできます。 このファイルは、/doc フォルダに保存されます。

ステップ 4 : HDL 解析情報
このステップでは、HDL ソース ファイルと使用されるライブラリすべてを選択する必要があります。 ファイルは解析順に並べてください。 ライブラリをすべて選択しなかったり、正しい順序に並べていないと、エラーが発生します。 ライブラリを選択する場合、ツールでは実際の HDL ファイルではなく、ライブラリ ディレクトリが認識されます。 EDK をインストールすると含まれるライブラリは、通常 %EDK%hwLogiCoreLibpcores ディレクトリにあります (%EDK% は EDK のルート ディレクトリ)。 たとえば、Common_v1_00_a ライブラリを使用する場合、このライブラリは %EDK%hwLogiCoreLibpcoresCommon_v1_00_a ディレクトリにあります。 ツールには、ライブラリのファイルすべてが含まれています。 必要のないファイルは削除してもかまいません。

ステップ 5 : バス インターフェイス
コアが接続されるバス インターフェイスを選択する必要があります。 次のオプションの中から選択してください。

Processor Local Bus Interface
- PLB Master and Slave
- PLB Slave

Device Control Register Bus Interface (DCR)
- DCR Slave

On-Chip Peripheral Bus Interface
- OPB Master and Slave
- OPB Slave

Local Memory Bus Interface
- LMB Slave

ステップ 6 : バス インターフェイス ポート
このステップでは、ペリフェラルからバスへのバス インターフェイス ポートを定義します。ソフトウェアでは、HDL ソース ファイルを解析し、可能なものは一致させますが、残ったものはプルダウン メニューから選択する必要があります。

ステップ 7 : バス パラメータ
バス インターフェイスはそれぞれ定義済みのポートおよびパラメータのセットです。 通常は、ペリフェラルがバスで使用するスペースを選択するのみです。デフォルト サイズは 256 バイトです。

ステップ 8 : 割り込み信号の識別
ペリフェラルに割り込みがある場合、該当する信号を選択し、それがエッジ センシティブであるかレベル センシティブであるか、その優先レベルを選択する必要があります。 ペリフェラルに割り込みがない場合は、[No Interrupt] をオンにします。

ステップ 9-10 : パラメータ属性
ペリフェラルに関連したパラメータがある場合、ここでそのデフォルト値を設定します。 この情報は、 MPD ファイルに保存されます。 ここで設定しない場合は、[Add/Edit Cores] ダイアログ ボックスまたは MHS ファイルから手動で入力できます。 MHS ファイルは、常に MPD ファイルの情報を上書きします。

ステップ 10 : ポート属性
特別な処理の必要なポートがある場合は、ここでその属性を設定します。 この情報は、 MPD ファイルに保存されます。 ここで設定しない場合は、[Add/Edit Cores] ダイアログ ボックスまたは MHS ファイルから手動で入力できます。 MHS ファイルは、常に MPD ファイルの情報を上書きします。

ステップ 11 : ネットリスト ファイル
ステップ 2 で [Netlist Files] を選択した場合、これらのネットリスト ファイルのディレクトリを指定する必要があります。

ステップ 12 : ドキュメント ファイル
ステップ 2 で [Documentation Files] を選択した場合、これらのドキュメント ファイルのディレクトリを指定する必要があります。


上記のステップを終了すると、新しいユーザーの IP が XPS にインポートされます。 XPS を 1 度閉じてから、起動し直さないと、新しいコアは認識されません。 [Import Peripheral Wizard] で作成されるファイルは、次のディレクトリ構造にそれぞれ保存されます。

/pcores
/data
/doc
/hdl
/netlist

AR# 17681
日付 06/16/2011
ステータス アーカイブ
種類 一般
このページをブックマークに追加