UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17720

14.x タイミング、IBIS、スピード ファイル - IBIS シミュレーションを使用して、 より正確な I/O の clock-to-out 時間を生成するフローについて

説明

IBIS シミュレーションを使用して、より正確な I/O の clock-to-out 時間を生成するフローを教えてください。

ソリューション

IBIS シミュレーション モデルを使用してより正確な伝搬遅延を予測するには、使用しているデバイスのデータシートの IBIS シミュレーションのセクションを参照してください。
AR# 17720
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール
  • ISE - 10.1
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • More
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • ISE Design Suite - 13.3
  • ISE Design Suite - 12.3
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13
  • ISE Design Suite - 13.4
  • ISE Design Suite - 14.1
  • Less
このページをブックマークに追加