UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17822

5.2i ISE - 宣言に指数を使用すると [View VHDL Instantiation Template] および [Create Schematic Symbol] で不正な結果となる

説明

キーワード : XST, VHDL, instantiation, template, schematic, symbol, exponent, declaration, インスタンシエーション, テンプレート, 回路, シンボル, 指数

重要度 : 標準

概要 : 宣言に指数を使用すると [View VHDL Instantiation Template] および [Create Schematic Symbol] で不正な結果が出ます。
例 :
コンポーネント宣言の行 : my_sig : in std_logic_vector(((2**3) -1) downto 0);
作成されたテンプレートのポート マップの行 : my_sig: IN std_logic_vector(66 downto 0);

ソリューション


この結果は正しくありません。 上記の例を正確な値にテンプレートを修正してください。
my-sig : IN std_logic_vector(((2**3) -1) downto 0);

この問題は、6.1i ソフトウェア リリースで修正されています。
AR# 17822
日付 02/07/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加