UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17924

Synopsys Formality/Verplex Conformal - ISE で生成されたシミュレーション ネットリストを使用するとブロック RAM を検証できない

説明

キーワード : Synopsys, Formality, Verplex, Conformal, NETGEN, -ecn, Equivalency, Check, block, RAM, blockRAM, verification, fail, unconnected, ground, inputs, チェック, ブロック, 検証, エラー, 未接続, グランド, 入力

マップでブロック RAM のグランドに接続された入力が最適化されてしまいます。たとえば、ポート B のライト イネーブルをグランドに接続した場合、入力デザインで DIB 入力をグランドに接続していても、DIB が未接続のままになってしまいます。この最適化処理が原因で、Formality および Conformal の両方で検証エラーが発生します。

netgen -ecn conformal を実行すると、PAR 後のネットリストで MODEM_RX_RAM の DIB ポートはグランド接続されません。

NGD ネットリストでは正しくグランド接続されています。また、ブロック RAM のエレメントが RAMB4 から RAMB16 に変更されています。

ソリューション

この問題を解消するには、Formality または Conformal で未接続の入力ポートをグランド接続するオプションを設定してください。
AR# 17924
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加