UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17952

タイミング シミュレーション、NetGen - 配置配線後のタイミング シミュレーションでジェネリックを含むテストベンチを再利用する方法

説明

キーワード : Timing, Simulation, NETGEN, simulate, generic, testbench, gate-level, net list, reuse, re-use, タイミング, シミュレーション, ジェネリック, テストベンチ, ゲートレベル, ネットリスト, 再使用, 再利用

ジェネリックを含む論理シミュレーション用に記述したテストベンチがあります。 このテストベンチをタイミング シミュレーションでも使用しようとすると、テストベンチのエンティティがゲートレベルのネットリストと一致しないことを示すエラー メッセージが表示されます。

この問題を回避する方法はありますか。

ソリューション

配置配線後のシミュレーション ネットリスト用に新しいテストベンチを記述し直さなくても、この問題を回避する方法があります。

NetGen の -a オプションを使用すると、アーキテクチャ専用のバックアノテートされた HDL ファイルが生成されます

これにより、ジェネリックを含む RTL 定義のエンティティが再使用され、最上位ポートが std_logic_vector として定義されている限り、エンティティとゲートレベルのネットリストが結合されます。

netgen コマンドの例 :
netgen -sim -a <infile> [<outfile>]
AR# 17952
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加