UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 17978

6.1i ISE - CoolRunner-II デザインの合成を行う場合、Synplicity では両エッジで動作する (DET) コンポーネントを自動的に検出しない

説明

キーワード : CoolRunner, DET, Synplicity, Synplify, Dual Edge Trigger, DET, VHDL, CR, 両エッジで動作

重要度 : 標準

概要 :
Project Navigator が Synplicity を呼び出して CoolRunner-II VHDL デザインを合成する場合、cpld_sim ライブラリが渡されません。 これは、Synplicity がデザインにインスタンシエートされている可能性がある両エッジで動作する (DET) コンポーネントを認識することを避けるためです。

ソリューション

このフローを有効にするには、%Xilinx\VHDL\src\ISE\cpld にある cpld_det.vhd ファイルをプロジェクトに追加して、これをライブラリとして設定します。また、VHDL ソースに次の記述を追加します。

library cpld_sim;

use cpld_sim.CPLD_DET_COMPONENTS.all;

この問題は、最新版の 6.1i サービス パックで修正されています。サービス パックは次のサイトから入手することができます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、6.1i サービス パック 1 以降に含まれます。
AR# 17978
日付 02/07/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加