UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 1800

FPGA Compiler - 「Wire load not found "parttype-s_wc"」というエラー メッセージが表示される

説明

FPGA Compiler コマンド set_wire_load "parttype-s_wc" を使用すると次のようなエラー メッセージが表示されます。

Wire load not found "parttype-s_wc"

ソリューション

この問題は .synopsys_dc.setup ファイルのリンクおよびターゲット ライブラリがターゲットになっているパーツに設定されていないために発生しています。サンプルのセットアップ ファイル fc4k.synopsys_dc.setup は $ds401/examples/synopsys にあり、次のようになっています。

target_library = {xprim_4005-5.db xprim_4000-5.db xgen_4000.db \ xio_4000-5.db xfpga_4000-5.db}

xprim_4005-5 が見当たらない場合や、ワイヤ ロードが別のパーツに設定されている場合に、このエラーが発生します。

このセットアップ ファイルにあるリンクおよびターゲット ライブラリの xprim_####-#.db を正しいパーツおよびスピード グレードに設定します。リンクおよびターゲットが同じであることを確認してください。

AR# 1800
作成日 08/21/2007
最終更新日 02/26/2014
ステータス バックナンバー
タイプ 一般