UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18011

ISE 6.1i インストール - サービス パック 3 のリリース ノート/README

説明

キーワード : Service Pack, 1, 2, 3, Solaris, UNIX, PC, Linux, software, update, 6.1i, SP1, SP2, SP3, サービス パック, ソフトウェア, アップデート, インストール

重要度 : 標準

概要 :
このアンサーでは、6.1i サービス パック 3 のリリース ノートの内容を示します。リリース ノートには、インストールの手順および今回までの 6.1i サービス パックで修正された問題のリストなどが含まれます。

ソリューション

1

ISE 6.1i サービス パック 3 をインストールすると、ソフトウェアのバージョンが 6.1i にアップデートされます。

メモ 1 : セットアップ時に指定するディレクトリには、ISE 6.1i インストール ファイルが含まれている必要があります。 アップデートされるのは、既存のファイルのみです。 以前にインストールしていなかったデバイスを追加する場合、サービス パック 3 をインストールする前に ISE 6.1i の CD から、そのデバイスをインストールする必要があります。

メモ 2 : ISE 6.1i の環境変数は、サービス パック 3 のインストールを開始する前に設定しておく必要があります。

Windows でのインストール方法
1. 次のサイトから 6_1_03i_pc.exe をダウンロードします。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
2. 6_1_03i_pc.exe を実行します。

または

1. Internet Explorer を使用してインターネット接続を確立します。
2. 次のいずれかの方法で Webupdate プログラムを実行します。
a.[スタート] -> [プログラム] -> [Xilinx ISE 6] -> [アクセサリ] -> [Webupdate] をクリックします。
b.Project Navigator で [Help] -> [Software Updates] をクリックします。

Solaris でのインストール方法
1. 次のサイトから 6_1_03i_sol.tar.gz をダウンロードします。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
2. ダウンロードしたファイルを空のディレクトリ内で解凍します。

例 :
cd /home/staging_dir
gzip -d 6_1_03i_sol.tar.gz
tar xvf 6_1_03i_sol.tar

3. 6_1_03i_sol/setup を実行します。

Linux でのインストール方法
1. 次のサイトから 6_1_03i_lin.tar.gz をダウンロードします。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
2. ダウンロードしたファイルを空のディレクトリ内で解凍します。

例 :
cd /home/staging_dir
gzip -d 6_1_03i_lin.tar.gz
tar xvf 6_1_03i_lin.tar

3. 6_1_03i_lin/setup を実行します。

2

6.1i サービスパック 3 で修正されている問題は、次のとおりです。

Architecture Wizard


(SP2) 6.1i Virtex-II/Pro DCM - CLKFX ジッタの計算結果が Architecture Wizard を使用した場合とウェブを使用した場合で異なる (Xilinx Answer 17819)
(SP2) 6.1i Architecture Wizard、RocketIO Wizard - TXUSRCLK ポートが接続されず、レシーバ専用モジュールが動作しない (Xilinx Answer 17929)
(SP1) 6.1i Clocking Wizard - ボードのスキュー調整フローで、低周波数モードの範囲の 2X クロックが制御できない (Xilinx Answer 17505)
(SP1) 6.1i Architecture Wizard/Clocking Wizard - クロック バッファへの変更が保存されない (Xilinx Answer 17965)

COMPXLIB

(SP2) 6.1i/5.2i/5.1i COMPXLIB - VCS のモデルをコンパイルすると、「[V2KS] Verilog 2000 IEEE 1364-2000 syntax used. Please compile with +v2k.」というエラー メッセージが表示される (Xilinx Answer 17644)
(SP2) 6.1i COMPXLIB - 「ERROR:cxl[env]:15- invalid MODELSIM env value detected.」というエラー メッセージが表示される (Xilinx Answer 18233)

Constraints Editor

(SP2) 6.1i Constraints Editor - [Advanced] タブで OFFSET IN 制約を作成する際に、[Pad-to-Setup] ウィンドウに設定したタイムグループが表示されない (Xilinx Answer 18039)
(SP2) 6.1i Constraints Editor - RAM のカテゴリにブロック RAM が表示されない (Xilinx Answer 18256)
(SP2) 6.1i Constraints Editor - OFFSET OUT BEFORE および OFFSET IN AFTER を保存すると、不正に変更される (Xilinx Answer 18257)
(SP2) 6.1i Constraints Editor - モジュールのポート名に誤りがある (Xilinx Answer 18258)
(SP2) 6.1i Constraints Editor - FROM TO PRIORITY 制約が適切に保存されない (Xilinx Answer 18259)
(SP1) 6.1i Constraints Editor - UCF を保存すると、PERIOD 制約の PRIORITY が削除される (Xilinx Answer 17936)

CORE Generator

(SP3) 6.1i CORE Generator - Project Navigator から CORE Generator を起動すると「ERROR: Failure to create .sym symbol file. executable asy2sym is not in $XILINX.」というエラー メッセージが表示される (Xilinx Answer 18290)

CPLD

(SP2) 6.1i CPLD - 韓国語および中国語の OS で HTML レポートを開くと Project Navigator がクラッシュする (Xilinx Answer 17713)
(SP1) 6.1i CPLD CoolRunner-II - 内部で生成されたグローバル クロックがデバイスで機能しない (Xilinx Answer 17909)
(SP1) 6.1i CPLD TAEngine - タイミング制約が FROM:TO の範囲に適合しない (Xilinx Answer 16742)

Data2BRAM

(SP1) 5.2i Data2BRAM - -bd オプションを使用して BitGen を実行すると、ブロック RAM を適切に初期化できない (Xilinx Answer 17387)
(SP1) 5.1i Data2BRAM - BitGen の -g CRC:DISABLE を使用すると DONE ピンが High にならない (Xilinx Answer 15937)

Data2MEM

(SP1) 6.1i Data2MEM:47 - 「WARNING: Not all BitLanes in ADDRESS_BLOCK "bram1" have BMM location constraints」という警告メッセージが表示される (Xilinx Answer 17774)
(SP1) 6.1i Data2MEM - -log コマンドを実行すると空のログ ファイルが生成される (Xilinx Answer 18010)

ECS

(SP1) 6.1i ECS - SCH2Verilog で生成されたテストベンチで Verilog キーワードが「inital」とミススペルされている (Xilinx Answer 17955)

Floorplanner

(SP3) 6.1i Floorplanner - Floorplanner で生成される UCF のエリア グループに存在しないエレメントが含まれている (Xilinx Answer 18402)
(SP3) 6.1i Floorplanner - 配置配線後のデザインを Floorplanner で開くと、ロジックは表示されるが接続されている I/O が表示されない (Xilinx Answer 18403)
(SP3) 6.1i Floorplanner - Floorplanner を終了しようとするとクラッシュする (PC) (Xilinx Answer 18483)

HDL Bencher

(SP1) 6.1i HDL Bencher - HDL Bencher で入力バスのパターンが書き込めない(Xilinx Answer 17956)
(SP1) 6.1i HDL Bencher - TBW ファイルに依存するプロセスを実行すると、変更を加えなくてもこのファイルを保存するかを尋ねるダイアログ ボックスが表示される (Xilinx Answer 17957)
(SP1) 6.1i ISE - [Generate Expected Simulation Results] を実行しても新しい HDL Bencher 波形が表示されない (Xilinx Answer 17958)

IBISWriter

(SP2) 6.1i IBISWriter - 双方向ピンを使用すると、IBISWriter で「ERROR:PostProcessors:38」というエラー メッセージが表示される (Virtex-II Pro) (Xilinx Answer 18254)

iMPACT

(SP3) 6.1i iMPACT - System ACE MPM/SC での Virtex/-E の消去/プログラムを適切に実行できない(Xilinx Answer 18550)
(SP3) 6.1i iMPACT - Spartan-3 3S50/400 デバイスが正しく動作しているのに検証プロセスでエラーが発生する (Xilinx Answer 18548)
(SP2) 6.1i iMPACT - XSVF ファイルの [Erase/Program] プロセスが表示され完了するが、XCF (Platform Flash) PROM は作動しない (BSCAN モードの [Verify] が実行できない) (Xilinx Answer 18038)
(SP2) 6.1i iMPACT - デバイス チェーンに 4 個以上の PROM が含まれると「ERROR:iMPACT:1624 - '1':Operation terminated」というエラー メッセージが表示される (Xilinx Answer 17820)
(SP2) 6.1i iMPACT - iMPACT を使用して XC9500 をプログラムすると、JTAG Programmer を使用した場合の 2 倍の時間がかかる (Xilinx Answer 18153)
(SP1) 5.2isp3 iMPACT -大型の Virtex-II Pro デバイスをコンフィギュレーションすると、iMPACT が XC2VP50 が XC2VP70 として認識され、検証などでエラーが発生する (Xilinx Answer 13069)
(SP1) 6.1i iMPACT - System ACE のプロジェクトを解凍すると「ERROR:iMPACT:1525 - File <path/design.bit> can not be found」というエラー メッセージが表示される (Solaris) (Xilinx Answer 17511)
(SP1) 6.1i iMPACT - PROM ファイル生成モード : PROM を追加しても使用率が更新されない (Xilinx Answer 17512)
(SP1) 6.1i iMPACT - Virtex-II Pro デバイスに新しく割り当てた BIT ファイルが読み込まれない (Xilinx Answer 17513)
(SP1) 6.1i iMPACT - OTF を選択して XBR (CoolRunner-II) をプログラムすると「ERROR:iMPACT - '1': Done bit could not be programmed correctly」というエラー メッセージが表示される (Xilinx Answer 17523)
(SP1) 5.2i iMPACT CPLD CoolRunner-II - XC2C384 デバイスで、Global Set/Reset (GSR) が正しく機能しない (Xilinx Answer 17545)
(SP1) 6.1i iMPACT - Linux でスレーブ シリアルまたは SelectMAP モードでプログラムすると iMPACT が停止する (Xilinx Answer 17655)
(SP1) 6.1i iMPACT - 1532 JEDEC ファイルを使用し、CPLD のプログラミング、消去または検証を実行すると、iMPACT でエラーが発生する (Xilinx Answer 18013)
(SP1) 6.1i iMPACT - 読み取り専用ディレクトリからデザイン ファイルを取り込むと、iMPACT が停止する (Xilinx Answer 18015)
(SP1) 6.1i iMPACT - XSVF ファイルを使用し、Virtex-II/-II Pro デバイスをプログラムする場合、iMPACT では適切にプログラムされたと表示されるが、DONE ピンが High にならない (Xilinx Answer 18018)
(SP1) 5.2i iMPACT - [Automatic Checksum Insertion (CPLD & PROM)] を有効にすると、「ERROR:iMPACT:1023 - 1... and USERCODE, ERASE, or Verify options greyed out」というエラー メッセージが表示される (Xilinx Answer 18019)
(SP1) 6.1i iMPACT - MultiLINX ケーブルを使用し、XC18V00 PROM のコンフィギュレーションを実行すると、iMPACT で Error 583 が発生する(Xilinx Answer 18022)
(SP1) 6.1i iMPACT - XSVF の同時実行を使用して XC18V512 デバイスに対してプログラム、消去、検証を行うと、iMPACT でプログラム エラーが発生する (Xilinx Answer 18023)
(SP1) 6.1i iMPACT - QRVirtex (QRVR) デバイスの PROM ファイルを生成すると ERROR:iMPACT:131 および 882 が発生する (Xilinx Answer 18026)
(SP1) 6.1i iMPACT - 読み込み禁止モードであるため XC2C64 デバイスをプログラムできないと表示される (Xilinx Answer 18027)

インストール

(SP2) 6.1i インストール - 以前のバージョンの ISE はインストールされていないが、「Xilinx Service Pack 6.1.01i Setup cannot be installed over Xilinx install versions older than 6.1i」というメッセージが表示される (Xilinx Answer 18151)

MAP

(SP3) 6.1i Virtex-II MAP - -timing オプションを使用すると PAR でエラーが発生する (Xilinx Answer 18264)
(SP3) 6.1i Virtex-II MAP - 「FATAL_ERROR:Pack:pksvrbaseslice.c:249:1.16」というエラー メッセージが表示される (Xilinx Answer 18317)
(SP3) 6.1i MAP - Aurora 201 で「EXCEPTION:Xdm:FileReader.c...」というエラー メッセージが表示される (Xilinx Answer 18513)
(SP2) 6.2i MAP/PAR - KEEP_HIERARCHY 制約を付けてマップすると多数の指定配線 (DIRT) 制約が無視される (Xilinx Answer 17176)
(SP2) 6.1i Virtex-II MAP - EDK ML300 リファレンス デザインが MAP で停止する (Windows の場合) (Xilinx Answer 18029)
(SP2) 6.1i Spartan-IIE MAP - CLK2X180 ネットおよびロードが誤って削除される (Xilinx Answer 18088)
(SP2) 6.1i SP1 MAP - ISE 6.1i を使用し、分割されたキャリー チェーンの処理を向上させるように MAP を変更すると、パック エラーが発生する (Xilinx Answer 18160)
(SP2) 6.1i Virtex-II MAP - -timing オプションを使用すると MAP がクラッシュする (Xilinx Answer 18230)
(SP2) 6.1i Virtex-II Pro MAP - 「FATAL_ERROR: MapLib:basmmngm.c: 2232:1.154 - Physical signal abc of net...」というエラー メッセージが表示される (Xilinx Answer 18231)
(SP2) 6.1i SP1 Virtex-II MAP - LOC 制約が設定された RAM32X1D コンポーネントを含むデザインのパック中に MAP がクラッシュする (Xilinx Answer 18246)
(SP1) 6.1i Virtex-II MAP - タイミング ツールで F5MUX を通るパスがフォルス パスとしてフラグされる (Xilinx Answer 14864)
(SP1) 6.1i Virtex-II MAP - 「ERROR:Pack:679 - Unable to obey design constraints...」というエラー メッセージが表示される (Xilinx Answer 16416)
(SP1) 6.1 Virtex/Virtex-II MAP/PAR - キャリー チェーンが分割されていると一部の接続が配線できない (Xilinx Answer 17179)
(SP1) 6.1i Virtex-II Pro MAP - 「INTERNAL_ERROR:Place:baspltctask.c:261:1.36 - Error : '3'」というエラー メッセージが表示される (Xilinx Answer 17842)
(SP1) 6.1i Spartan-IIE MAP - MULTAND 回路を適切にマップできない (Xilinx Answer 17843)
(SP1) 6.1i Virtex-II MAP - DPRAM シンボルに BEL 制約を適用できない (Xilinx Answer 17844)
(SP1) 6.1i MAP - -convert オプションをエリア グループを含まないデザインで使用すると、コア ダンプが発生する (Xilinx Answer 17845)

モジュール デザイン

(SP2) 6.1i モジュール デザイン - 6.1i ソフトウェアでシーケンシャル モジュール デザイン フローを実行できない (Xilinx Answer 17902)

NGDBuild

(SP3) 6.1i SP2 : NGDBuild - Linux と Solaris で「EXCEPTION:Xdm:xdm_stubread.c..."」というエラー メッセージが表示されセグメンテーション エラーが発生する (Xilinx Answer 18514)
(SP1) 6.1i NGDBuild - 「ERROR:NGDBuild:604 - Logical Block ... in CPLD/CR」というエラー メッセージが表示される (Xilinx Answer 17937)
(SP1) 6.1 NGDBuild Spartan-3 - RSDS_25 標準を使用すると、警告メッセージが表示される (Xilinx Answer 17938)

PACE

(SP3) 6.1i PACE - PACE を開くときに LFP ファイルがあると停止する (Xilinx Answer 18515)
(SP2) 6.1i PACE - PAR のパッド ファイルが CSV の Import/Export ヘッダと一致しない (Xilinx Answer 18260)
(SP2) 6.1i PACE - UCF ファイルの AREA GROUP が PACE で表示されず RANGE を割り当てることができない (Xilinx Answer 17792)
(SP1) 6.1i PACE CPLD - CPLD の新規デザインを作成できない (Xilinx Answer 17940)
(SP1) 6.1i PACE - LOC 制約でエッジへの制約が有効にならない (Xilinx Answer 17941)
(SP1) 6.1i PACE CPLD - [Lock Pins] プロセス (Pin2UCF) によって生成された UCF で DRC エラーが発生する (Xilinx Answer 17942)
(SP1) 6.1i PACE - UCF に不適切なバス区切り文字が使用される (Xilinx Answer 17943)
(SP1) 6.1i PACE - 認識されない制約が削除される (Xilinx Answer 17944)

PAR

(SP3) 5.1i PAR - パッド レポートに内部プルアップおよび VCINT、VCCO、VCCAUX の電圧の情報が含まれていない (Xilinx Answer 16099)
(SP3) 6.1i Virtex-II PAR - 部分的に制約された TBUF セットを含むデザインの初期タイミング解析中に PAR がクラッシュする (Xilinx Answer 18269)
(SP3) 6.1i Spartan-IIE PAR - ロー スキュー リソースを使用した BLKRAM CLK のロードを完全に配線できない (Xilinx Answer 18591)
(SP3) 6.1i Spartan-3 PAR - PAR がフェーズ 7.18 でクラッシュする (Xilinx Answer 18592)
(SP2) 6.1i Virtex-II Pro MAP - GTI および GTO パッドを含む Virtex-II Pro デザインの実行時間が長い (Xilinx Answer 18249)
(SP2) 6.1i SP1 Virtex-II PAR - LVDS I/O を含むデザインを配置すると、PAR がフェーズ 1.1 でクラッシュする (Xilinx Answer 18250)
(SP2) 6.1i Virtex-II PAR - 6.1i SP2 でクロック配置の実行時間を改善 (Xilinx Answer 18251)
(SP2) 6.1i Virtex-II PAR - クロック配置を実行すると、メモリ不足になる (Xilinx Answer 18252)
(SP1) 6.1i Virtex-E PAR - Virtex/-E および Spartan-II/-E デバイスの自動ホールド タイム チェック機能について (Xilinx Answer 17469)
(SP1) 6.1i Virtex-II PAR - ロックされた乗算器と 512X36 BLKRAM があるデザインが配線のフェーズ 5 で停止する (Xilinx Answer 17838)
(SP1) 6.1i Virtex-II PAR - LUT RAM が適切に制約されないために配線不可能なネットとなり、ルータのランタイムが長くなる (Xilinx Answer 17839)
(SP1) 6.1i Spartan-3 PAR - クロックの配置で SelectIO 制約が考慮されない (Xilinx Answer 17840)
(SP1) 6.1i PAR - 6.1i ソフトウェアでターンズ エンジンが使用できない (Xilinx Answer 17841)

パーシャル リコンフィギュレーション

(SP2) 6.1i パーシャル リコンフィギュレーション - パーシャル リコンフィギュレーションでバス マクロを使用すると PAR のフェーズ 1.1 後にエラーが発生する (Xilinx Answer 17759)

Project Navigator

(SP3) 6.1i ISE - ISE の GUI でインプリメンテーション オプションをアップデートするのに時間がかかる (Xilinx Answer 18276)
(SP3) 6.1i ISE - VHDL テストベンチ テンプレートを生成すると「Error creating <design>_tb.vhd. Defaulting to boilerplate test bench.」というエラー メッセージが表示される " (Xilinx Answer 18465)
(SP3) 6.1i ISE - コアを再生成してもコアのテンプレートがアップデートされない (Xilinx Answer 18466)
(SP3) 6.1i ISE - Leonardo の合成で「Error: Could not find wire table: xcv2p-p20-5_avg」というエラー メッセージが表示される (Xilinx Answer 18467)
(SP2) 6.1i ISE - CPLD フローで WYSIWYG オプションが CPLDFit に渡されない (Xilinx Answer 15847)
(SP2) 6.1i ISE -合成でエラーが発生し、「ERROR:HDLParsers:3014 - <vhdl file> Line xxx. Library unit <package name> is not available in library work.」というメッセージが表示される (Xilinx Answer 18183)
(SP2) 6.1i ISE - シミュレーション モデルを作成すると、「Can't read "p_SimModelRetainHierarchy": no such variable」というエラー メッセージが表示される (Xilinx Answer 18185)
(SP1) 6.1i ISE - Project Navigator で、Spartan-3 のプロジェクト用に [Readback Option] が選択できない (Xilinx Answer 17490)
(SP1) 6.1i ISE、Architecture Wizard - 5.1i/5.2i の Architecture Wizard で作成した XAW ファイルは 6.1i ツールで作成し直す必要がある (Xilinx Answer 17669)
(SP1) 6.1i ISE - Project Navigator/Synplicity : 「@E:"<directory><source>.v":nn:n:nn:nn|Reference to undefined module <unisimcomponent name>」というエラー メッセージが表示される (Xilinx Answer 17679)
(SP1) 6.1i ISE - 追加エフォートがディスエーブルの場合、MPPR で 「Can't read "mpprExtraEffortLevel": no such variable」というエラー メッセージが表示される (Xilinx Answer 17683)
(SP1) 6.1i ISE - Implement Design プロセスを実行した直後にプロセス ステータスが最新ではないことを示す ? が表示される (Xilinx Answer 17953)
(SP1) 6.1i ISE - プロジェクトを開き直したときに作成、追加した StateCAD のソースが保持されない (Xilinx Answer 17959)
(SP1) 6.1i ISE - Project Navigator を終了するとランタイム エラーが発生する (Xilinx Answer 17960)
(SP1) 6.1i ISE - Project Navigator の New Project Wizard で複数の新規プロジェクトを作成すると、最初のプロジェクトのソースが次のプロジェクトにも追加されてしまう (Xilinx Answer 17961)
(SP1) 6.1i ISE - ドッキング解除した ISE Text Editor ウィンドウで、ソースがエディタ外で編集されていることを示すメッセージが表示される (Xilinx Answer 17963)
(SP1) 6.1i ISE - Project Navigator で新規プロジェクトを作成すると「coregen_lock file found」というエラー メッセージが表示される (Xilinx Answer 17964)
(SP1) 6.1i ISE - Project Navigator で [Simulate Post-Fit VHDL Model] を実行すると「Fatal Error:GUIUtilities:WinApp c:657 $Revision」というエラーメッセージが表示される (Xilinx Answer 17967)
(SP1) 6.1i ISE - プロジェクトで使用するデバイスを変更しても Architecture Wizard のセレクションが表示されない (Xilinx Answer 17968)
(SP1) 6.1i ISE - DCM コンポーネントで [View HDL Instantiation Template] プロセスを実行するとエラーが発生し、「vhdtdtfi:Declaration (Module <dcm_name>) not found.」というエラー メッセージが表示される (Xilinx Answer 17971)
(SP1) 6.1i ISE - ISE のインストール ディレクトリにスペースがある場合、FDO ファイルから ModelSim vlog コマンドを実行すると、「Error: (vlog-7) Failed to open design unit file」というエラーメッセージが表示される (Xilinx Answer 17972)
(SP1) 6.1i ISE - Project Navigator で Fit を適切に実行できない場合、CPLD Fitter レポートが表示されない (Xilinx Answer 17973)
(SP1) 6.1i ISE - Timing Analyzer を閉じると、Project Navigator のコンソール ウィンドウに「can't read "_processlabel": no such variable」というエラー メッセージが表示される (Xilinx Answer 17974)
(SP1) 6.1i ISE - 5.2i 以前のプロジェクトを 6.1i バージョンに移行すると、「ERROR:Guide:251 - The design guide file, <project directory name>guide.ncd, is already in the ISE 6.Xi format, no conversion necessary.」というエラー メッセージが表示される (Xilinx Answer 17975)

PROMGen

(SP3) 6.1i PROMGen - プラットフォーム フラッシュ PROM のリビジョン機能のサポート(Xilinx Answer 17606)

Spartan-3

(SP2) Spartan-3 - Spartan-3 の LVPECL I/O 標準のサポートについて (Xilinx Answer 18070)
(SP2) Spartan-3 - RSDS_25 I/O を LVDS_25、LVDS_EXT_25、LDT_25 と同じバンクに配置できるか (Xilinx Answer 18152)

スピード ファイル

(SP3) 6.1 スピード ファイル - サービス パック 3 での Virtex-II Pro、バージョン 1.83 について(Xilinx Answer 18516)
(SP2) 6.1i スピード ファイル - PREVIEW 1.22 の Spartan-3 Tiopid が -4 には大きすぎる (Xilinx Answer 18261)
(SP1) 6.1i スピード ファイル − Virtex-II Pro のバージョン 1.81 スピード ファイルの主な変更箇所と入手方法について (Xilinx Answer 17719)
(SP1) 6.1i タイミング/スピード ファイル - 最新のスピード ファイルに含まれるパッケージ フライト タイムについて (Xilinx Answer 17945)

タイミング

(SP3) 6.1i Timing Analyzer/TRCE - 指定した数の制約のないパスがレポートされない理由について (Xilinx Answer 18503)
(SP3) 6.1i Timing Analyzer - 一部の遅延定義の関するリンク先が見つからない (Xilinx Answer 18504)
(SP3) 6.1i SP1 Timing Analyzer -Unconstrained Path Report にエラーがあるがパスが表示される (Xilinx Answer 18518)
(SP3) 6.1i SP2 タイミング/PAR - PAR で「WARNING:Timing:2666 - Constraint ignored...」という警告メッセージが表示される (Xilinx Answer 18519)
(SP3) 6.1i Timing Analyzer - スピード グレードを変更しようとすると停止する (Xilinx Answer 18520)
(SP2) 6.1i Timing Analyzer - Virtex-II Pro PowerPC コアのリセット ピンでセットアップ違反がレポートされる (Xilinx Answer 17584)
(SP2) 6.1i Timing Analyzer/TRACE - ホールド解析で、VALID キーワードを使用しないとクロック位相情報が OFFSET IN 制約で使用されない (Xilinx Answer 17864)
(SP2) 6.1i Timing Analyzer - [Find What] ダイアログ ボックスに入力できる文字数が十分ではない (Xilinx Answer 18262)
(SP1) 6.1i Timing Analyzer - 入力クロック パッドから FF クロック ピンを介して DDR 出力クロック パッドまでのクロック転送に対する制約の作成方法について (Xilinx Answer 17604)
(SP1) 6.1i Timing Analyzer - 初期設定後にレポート ブラウザでフィルタ パスを変更できない (Xilinx Answer 17939)
(SP1) 6.1i Timing Analyzer/TRCE - FROM:TO 制約でホールド チェックが実行されない (Xilinx Answer 17946)
(SP1) 6.1i Timing Analyzer - reg_sr_q (PTC) または [Report Fastest Paths] を選択すると停止する (Xilinx Answer 17947)
(SP1) 6.1i Timing Analyzer/TRCE - データシート セクションの Virtex-E デバイスに対し 0 以外の正のホールド タイムがレポートされる (Xilinx Answer 17948)

Virtex-II

(SP3) 6.1i Virtex-II/Pro、パッケージ ファイル - RSVD ピンを NC (コネクトなし) として正しく記述 (Xilinx Answer 18578)

XPower

(SP3) 6.1i XPower - サポートされるデバイス (XPLA3、CoolRunner-II、Spartan-II、Spartan-IIE、Spartan-3、Virtex、Virtex-E、Virtex-II、Virtex-II Pro) (Xilinx Answer 12091)
(SP2) 6.1i XPower - CPLD デザインで [Estimate Activity Rates] を繰り返し実行すると消費電力が増える (Xilinx Answer 17790)
(SP1) 6.1i XPower CPLD - デザインを初めて読み込んだときに [Summary] タブの電流値と消費電力値が誤って 0 に戻される (Xilinx Answer 17593)
(SP1) 6.1i XPower - アクティビティ レートの概算を複数回実行すると消費電力が増える (Xilinx Answer 17910)
(SP1) 6.1i XPower - 個々の電力値の合計と全電力の値が一致しない (Xilinx Answer 17911)
(SP1) 6.1i XPower - Linux オペレーション システムで設定を保存しようするとプログラムが停止する (Xilinx Answer 17912)

XST

(SP3) 6.1i XST - XST でカウンタ デザインに対し不正なロジックが生成される (Xilinx Answer 18123)
(SP2) 6.1i XST - 「FATAL_ERROR:Xst:Portability/export/Port_Main.h:127:1.13」というエラー メッセージが表示される (Xilinx Answer 17481)
(SP1) 6.1i XST - 混合言語フローの既知の問題 (Xilinx Answer 16241)
(SP1) 6.1i XST - 「INFO:Xst:1799 - State 10000000000 is never reached in FSM <state>」というメッセージが表示される (Xilinx Answer 16256)
(SP1) 6.1i XST - 「WARNING:Xst:1887 - Unable to fit FSM <fsm_0> in BRAM」 という警告メッセージが表示される (Xilinx Answer 16904)
(SP1) 6.1i XST - 「WARNING:NgdBuild:483 - Attribute 'INIT' on 'signal_name' is on the wrong object」という警告メッセージが表示される (Xilinx Answer 17275)
(SP1) 6.1i XST - 「Warning: The following connections close logic loops, and some paths through these connections may not be analyzed」という警告メッセージが表示される (Xilinx Answer 17527)
AR# 18011
日付 04/27/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加