UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18031

LogiCORE 10 ギガビット イーサネット MAC XAUI v3.0 - 不正な MDC クロック交差のため MDIO インターフェイスが機能しない

説明

キーワード : Ethernet, MAC, XGMAC, V3.0, XAUI, MDC, clock, MDIO, Metastability, イーサネット, クロック, メタスタビリティ

重要度 : 標準

概要 :
XAUI コアに、MDC の立ち上がりエッジを検知するために P_MDC_RISING が使用された管理ブロックが含まれています。 MDC は CLK に対して非同期です。 この回路では、CLK エッジの近くで MDC が遷移した場合 (セットアップ/ホールド要件の違反)、立ち上がりエッジが検知されず、MDIO インターフェイスが機能しません。

ソリューション

メタステーブルは、P_MDC_RISING 信号が CLK エッジ近くで遷移した場合に発生します。 ザイリンクス デバイスのメタスタビリティについては、(Xilinx Application Note XAPP094) を参照してください。

エッジ検知回路が正常に動作するには、MDC で 1 を、MDC_LAST で 0 を検知する必要があります。 メタステーブルが P_MDC_RISING で発生した場合、MSC_LAST レジスタが 0 または 1 になる可能性があります。 この問題が発生するのは、0 になった場合です。

ダブル レジスタを使用すると、MDC とエッジ検知回路の前の CLK を同期化させることができるため、問題を解消できます。 このため、MDC_LAST はメタステーブル状態にならず、回路動作は予測可能になります。 V3.0 のコアでは、外部フリップフロップを MDC に追加する必要があります。
AR# 18031
日付 08/31/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加