UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18047

EDK - C_CLK_ASYNC パラメータを 0 に設定すると、PLB to OPB ブリッジのシミュレーションを適切に実行できない

説明

キーワード : EDK, Processor IP, PLB2OPB, Bridge, Simulation, Failure, プロセッサ IP, ブリッジ, シミュレーション, 失敗

重要度 : 標準

概要 :
PLB to OPB ブリッジ
C_CLK_ASYNC を 0 に設定すると、読み出し中に、シミュレーションの実行に失敗します。

ソリューション


このパラメータは 1 に設定する必要があり、それ以外に修正できません。 これは、今後のリリースで削除される予定です。
AR# 18047
日付 04/25/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加