UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18048

3.2 / 6.1 EDK - PPC405 DSOCM および ISOCM DCR ベース アドレス レジスタがゼロに設定される

説明

キーワード : DCR, OCM, TIEDSOCMDCRADDR, TIEISOCMDCRADDR, PPC, XPS, Addresses, アドレス

重要度 : 重要

概要 :
MHS ファイルで指定しない場合、DSOCM (TIEDSOCMDCRADDR) および ISOCM (TIEISOCMDCRADDR) の PPC405 DCR ベース アドレス レジスタがゼロに設定されるため、DCR アドレスが重複します この問題は、DCR バスを使用した場合のみに発生します。

ソリューション


次のパラメータが、各コントローラに指定されているかを検証してください。
BEGIN isbram_if_cntlr
PARAMETER INSTANCE = isbram_if_cntlr1
PARAMETER HW_VER = 1.00.a
PARAMETER C_TIEISOCMDCRADDR = 0x06

BEGIN dsbram_if_cntlr
PARAMETER INSTANCE = dsbram_if_cntlr1
PARAMETER HW_VER = 1.00.a
PARAMETER C_TIEDSOCMDCRADDR = 0x07

AR# 18048
日付 03/07/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加