UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18084

Virtex-II/Virtex-II Pro コンフィギュレーション - CCLK およびスタートアップ クロックの最大周波数について

説明

キーワード : CCLK, startup, clock, UserCLK, user, clk, configuration, serial, selectmap, select, map, frequency, frequencies, jtag, スタートアップ, クロック, コンフィギュレーション, シリアル, 周波数

重要度 : 標準

概要 :
Virtex-II および Virtex-II Pro のユーザー ガイドで、CCLK の最大周波数が間違っており、 スタートアップ クロックの最大周波数に関する情報が掲載されていません。

ソリューション

デバイスがコンフィギュレーション データを受信すると、処理ユニットでデータが解析されてコンフィギュレーション バスに配置され、正しいコンフィギュレーション ロケーションに割り当てられます。 処理ユニットとバスの最大周波数は 50MHz です。 処理ユニットおよびバスには、コンフィギュレーション中は CCLK、スタートアップ シーケンス中はスタートアップ クロック (CCLK、JTAGClk、UserCLK からユーザーが選択) によりクロックが供給されるので、CCLK およびスタートアップ クロックの最大周波数は 50MHz となります。

SelectMAP モードの場合、ハンドシェークの有無にかかわらず、CCLK は最大周波数 50MHz で動作します。 今後の Virtex-II のユーザー ガイドでは、この制限が記載される予定です。
AR# 18084
日付 10/01/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加