UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18146

6.1 / 3.2 EDK - DCR バスのタイミング制約について

説明

キーワード : EDK, DCR, PPC, PowerPC, Timing, タミング

重要度 : 標準

概要 :
デザインに DCR バスを使用しています。 この場合に使用するタイミング制約を教えてください。

ソリューション


DCR バスに関連したタイミング制約の概要については、次のドキュメントを参照してください。
http://www.xilinx.com/txpatches/pub/documentation/misc/ppc_dcr_timingguide.pdf
AR# 18146
日付 03/07/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加