UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 1816

CPLD XC9500 ファミリ - 低電力モードでのタイミングの設定について (tLP, tLOGILP)

説明

キーワード : CPLD, 9500, low, power, timing,低,電力,タイミング

重要度 : 標準

概要 :
低電力モードで、適切な XC9500 マクロセルのパス タイミングを指定する方法を教えてください。

ソリューション

低電力モードでパス タイミングを設定する場合は、TLOGI ではなく TLOGILP を使用してください。

たとえば、低電力モード時にパスは次のように計算されます。

tPD = tIN + tLOGILP + tPDI + tOUT

9500 Timing Model
9500 Timing Model


ザイリンクス アプリケーション ノート 111 『Using the XC9500XL Timing Model』でタイミングの計算方法が詳しく説明されています。
AR# 1816
日付 12/15/2012
ステータス アクティブ
タイプ 一般