UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18267

XtremeDSP 開発キット - 使用できるクロックに関する情報の入手先

説明

キーワード : Xtreme DSP, DSP kit, Virtex-II, SysGen, clock, BenADDA, BenONE, 開発キット, クロック, System Generator

重要度 : 標準

概要 :
XtremeDSP 開発キットに使用できるクロックに関する情報の入手先について

ソリューション

この情報は、XtremeDSP 開発キットのマニュアルに記載されています。


次の文章 (ページ数付き) は、「NT107-0132 - XtremeDSP Dev Kit User Guide Issue 9.pdf」からの抜粋です。


BenONE マザーボード
BenONE マザーボードには、プログラム可能なクロックがあります。
40 ページ (セクション 5.8) : 使用可能なクロック ソースとプログラム可能なクロックの周波数が記載されています。
このクロックは、ハードウェア協調シミュレーションで使用されます。System Generator は、プログラム可能なクロックを使用し、入力した周波数をいちばん近いプログラム可能なクロックの周波数に切り上げます。
ハードウェア協調シミュレーションを実行する際の XtremeDSP 開発キットのクロック使用については、(Xilinx Answer 18281) を参照してください。

BenONE マザーボードにはソケットがあり、固定オシレータを配置できます。
39 ページ (セクション 5.6) :
推奨オシレータについては、(Xilinx Answer 18072) を参照してください。


BenADDA 子ボード
BenADDA 子ボードには、固定オシレータがあります。
BenADDA 子ボードの固定オシレータの周波数は、65MHz です。


DAC および ADC へのクロック
BenADDA には、DAC および ADC のクロック管理に使用される Virtex-II XC2V80 FPGA が付いています。
65 ページ (図 32) : XtremeDSP 開発キットで使用できる固定オシレータ、外部クロックと内部クロック、およびユーザー FPGA からのクロックを示します。

DAC
82 ページ (図 37) : FPGA クロックを供給してから 2 つの DAC、2 つの ADC、ユーザー FPGA を供給するオンボード固定オシレータの使用例を示します。
101-102 ページ (セクション 10.3.2) : 2 つの AD9772A DAC に対して内部 PLL を使用する方法について説明します。

ADC
110 ページ (セクション 10.5.3) : ADC のクロックについて説明します。

クロック コンフィギュレーション
111-115 ページ : ユーザー FPGA のクロック管理について説明します。
BenADDA は、多様なビット ファイルと共に供給されます。 ユーザーは、用途に最も即したクロック オプションを選択するだけです。
111 ページ (図 67) : ユーザー FPGA のクロック入力および出力の図を示します。
AR# 18267
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加