AR# 18277

Virtex-II/-II Pro - コンフィギュレーション中に I/O 出力が遷移する場合がある

説明

Virtex-II デバイスのコンフィギュレーション中、DONE ピンがリリースされる前に任意の出力が Low から High に遷移する場合があります。この出力は DONE がリリースされるまで High のままですが、リリース時にデザインで定義されている初期ステートになります。High への遷移はプルアップ抵抗が有効になるために起きます。実際には I/O が High に駆動していません。

シリアルおよび SelectMAP コンフィギュレーション モードでは、出力は DONE がリリースされる前の数十ミリ秒で High に遷移する場合があります。JTAG では、これがパワーアップ後の最初のコンフィギュレーションである場合、ビヘイビアは上記のものと同じになります。しかし、デバイスがリコンフィギュレーションされている場合、出力はリコンフィギュレーション直後 (DONE が Low に遷移) に High に遷移する可能性があり、リコンフィギュレーションが完了するまで High のままになります。

このビヘイビアは、LVTTL および LVCMOS33 の I/O 規格で見られ、ほかの I/O 規格でも起きる可能性があります。

このビヘイビアはホットスワップが有効になっている場合 (HSWAPEN_B が Low になっている場合) には見られません。これは、デバイスのすべての I/O がコンフィギュレーション中 High になっているからです。

コンフィギュレーション中に出力が遷移するだけでなく、この出力には PROG ピンが Low になるとすぐにグリッチが見られることもあります。詳細は、(ザイリンクス アンサー 18278) を参照してください。

ソリューション

デバイスからの出力がコンフィギュレーション中は無視されるようにシステムをデザインすることを推奨します。コンフィギュレーション中に出力の遷移を無視することができないシステムの場合は、デザインの出力がトライステートになるように FPGA デザインを変更することを推奨します。コンフィギュレーション中に I/O をトライステートにするためには、システムがトライステート制御信号を駆動する必要があります。リコンフィギュレーション前およびその最中に出力をトライステートにする重要性については、(ザイリンクス アンサー 18278) を参照してください。

出力は、デザイン別の IOB のコンフィギュレーションに基づいています。IOB で異なるコンポーネントがインスタンシエートされている場合は、IOB の出力に別のビヘイビアが見られます。

IOB の出力はこのセルのコンフィギュレーションに基づいていますが、任意のセルおよびコンフィギュレーションで、デバイスは同じように動作します。DONE が High になる前に IOB が High になると、すべてのデバイスで同じビヘイビアが見られます。

デバイスがコンフィギュレーションされ、GHIGH がリリースされた後 IOB はアクティブになり、GTS がリリースされるまでアクティブのままです。GHIGH は、ビット ファイルのデータ ロード部分の終わりの CRC チェックの後リリースされます。詳細はコンフィギュレーション ユーザー ガイドを参照してください。

IOB は High に駆動できますが、IOB 内部のプルアップ抵抗を有効にすることもできます。パーツの外部プルダウンは、デザインおよび IOB のコンフィギュレーションによって使用できることがあります。

メモ : この問題は、Spartan-3 およびそれ以降の Spartan デバイス、または Virtex-4 およびそれ以降のデバイスを対象にしていません。

デザイン例

1. コンフィギュレーション中に遷移する出力に OBUFE を挿入します。
2. OBUFE のトライステート制御信号を外部 I/O ピンに接続します。
3. ボード上でトライステート制御 I/O ピンを DONE ピンに接続します。DONE ピンは制御信号を Low に駆動し、出力をトライステート状態にします。

AR# 18277
日付 12/15/2012
ステータス アクティブ
種類 一般