UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18349

11.1 EDK - 「ERROR:MDT - ...\system.mhs line xx Invalid Signal name sig_name[0] -- PlatGen doesn't support vector slicing」というエラー メッセージが表示される"

説明

キーワード : XST, XPS, PlatGen, EDK, vector, slicing, busplit, ベクタ, スライス

MHS ファイルで次の構文を使用して、信号を接続しようとしました。

PORT B = mysig[0]

次のようなエラー メッセージが表示されます。

ERROR:MDT - ...\system.mhs line xx Invalid Signal name sig_name[0] -- PlatGen doesn't support vector slicing."

ソリューション

[ ] を使用して信号をつなぎ合わせることはできません。信号の結合には (&) オペレータ、あるいは util_bus_split IP を使用してください。

util_bus_split IP は、次の場所にあります。

C:\<EDK_Installation_Directory>\hw\XilinxProcessorIPLib\pcores\util_bus_split_v1_00_a

このコアは、バスを個別の信号に分割します。

誤った例 :
---------------

PORT A = mysig # a 2-bit signal
PORT B = mysig[0] # invalid syntax []
PORT C = mysig[1]

正しい例 :
------------

PORT A = mysig_0 & mysig_1
PORT B = mysig_0
PORT C = mysig_1

mysig_0 および mysig_1 は、util_bus_split コアのインスタンスの出力です。

詳細は、(Xilinx Answer 19133) を参照してください。


AR# 18349
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加