UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18361

XST - 「ERROR:HDLCompilers:27 - <file>.v line xx Illegal redeclaration of '<name>'」というエラー メッセージが表示される

説明

キーワード : Verilog, synthesize, 合成

Verilog デザインを XST で合成すると、次のようなエラー メッセージが表示されます。

"ERROR:HDLCompilers:27 - <file>.v line xx Illegal redeclaration of '<name>'"

ソリューション

エラーの中に表示されている行番号の前の Verilog コードを検証し、表示された名前が宣言されていることを確認します。 この名前が、モジュール名、パラメータ、タスク、ファンクションなどのように、異なる方法で使用されていたり、 異なるファイルで参照されている (例 : `include 文でアクセスされている) ことがあります。

重複している宣言を削除するか、あるいはインスタンスの 1 つの名前を変更するとエラーを回避できます。
AR# 18361
日付 01/22/2006
ステータス アクティブ
種類 一般
このページをブックマークに追加