UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18388

XST - 「ERROR:HDLCompilers:90 - <file>.v line xx Too many parameter assignments in instance 'A' of module 'C'」というエラー メッセージが表示される

説明

キーワード : Verilog, compiling, コンパイル

XST で Verilog デザインをコンパイルすると、次のようなエラー メッセージが表示されることがあります。

"ERROR:HDLCompilers:90 - <file>.v line xx Too many parameter assignments in instance 'A' of module 'C'"

ソリューション

パラメータの上書きはインスタンシエーションで可能で、インスタンシエートされたサブモジュールに割り当てられたパラメータ値が上書きされます。次のように # sign を使用してください。

<code>
lower #(8) u1 (.i(data), .o(value));
</code>

または、defparam 文を使用します。

<code>
lower u1 (.i(data), .o(value));
defparam u1.myparam = 8;
</code>


最初の方法で、サブモジュールに十分なパラメータがないと、上記のようなエラー メッセージが表示されます。このエラーは、ザイリンクス ライブラリから RAM および LUT コンポーネントをインスタンシエートする場合に最もよく見られますが、ユーザー定義のサブモジュールでも発生する場合があります。

問題を回避するには、サブモジュールの宣言されたパラメータ数に問題がないかどうか確認してください。XST (6.1i) には、「unisim_comp.」 ライブラリにまだパラメータがないことに注意してください。INIT 値を RAM または LUT コンポーネントに割り当てるには、標準 XST 属性構文を (Xilinx Answer 11069) で説明されている方法で使用します。
AR# 18388
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加