UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18403

6.1i Floorplanner - PAR 後、Floorplanner ではロジックのみが表示され、それが接続されている I/O ピンが表示されない

説明

キーワード : Floorplanner, I/O, pin, connect, missing, listed, PAR, IBM FPGA, ピン, 接続, リスト

重要度 : 標準

概要 :
デザインのインプリメンテーションは問題なく実行できます。 しかし、PAR 後に ロジックおよび I/O を確認するために Floorplanner を起動すると、ロジック配置のみが表示され、接続を確認できません。 Floorplanner では、ロジックが接続されている I/O ピンが表示されませんが、 Floorplanner にの左側に表示される [Design Hierarchy] ウィンドウには、I/O がリストされています。

ソリューション

この問題は、6.1i ソフトウェアのサービス パックで修正されています。 この修正を含むサービス パックは SP3 (6.1.03i) です。

この問題は、最新版の 6.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、6.1i サービス パック 3 以降に含まれます。
AR# 18403
日付 02/21/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加