UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18441

EDK G13.2 - ppc405_v2_00_b mpd ファイルで、HDL=both と設定される

説明

キーワード : ppc405, Verilog, HDL, both

重要度 : 標準

概要 :
HDL=both タグが設定されていますが、ppc405 v2_00_b 用の Verilog HDL ファイルがないため、Verilog フローを使用する場合に問題が発生します。

ソリューション


$EDK$hwXilinxProcessorIPLibpcoresppc405_v2_00_bdatappc405_v2_1_0.mpd の ライン 17 を次のように変更します。
... 変更前

OPTION HDL = BOTH

... 変更後

OPTION HDL = VHDL
AR# 18441
日付 04/25/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加