UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18442

6.1i Virtex-II PAR - BUFGMUX IN0 および IN1 ピンの競合によって、無効エラーが発生し、クロック配置を適切に実行できない

説明

キーワード : ERROR:Place:37, BUFGMUX, IN0, IN1, conflict, placer, placement, 競合, 配置ツール, 配置

重要度 : 重要

概要 :
クロック配置を実行すると、配線を共有している BUFGMUX 間でピン使用の競合が発生しているというエラー メッセージが表示されます。

"ERROR:Place:37 - A global clock component <CLK_GEN/PORT12_BUFGMUX> configured as
a selectable mux is placed in site BUFGMUX2S. This configuration requires that the global clock
site BUFGMUX2S either be empty or contain a global buffer or mux with the inputs IN0 and IN1
either not drive by a signal or driven by the same signals as the original muxes IN1 and IN0 pins
respectively in order to route up both of the inputs. In other words the input signal for IN0 on one
buffer must be the same as the input signal driving IN1 on the other buffer (or one of them must not
be driven) to place the two buffers in the paired sites. The site BUFGMUX2S has the global buffer
<CLK_GEN/PORT12_BUFGMUX> placed there. This design is unroutable. Please correct this
problem before continuing."

これは、3 つ、またはそれ以上の BUFGMUX IN0/IN1 ピンを駆動している入力ネットのあるデザインにクロック配置を行う場合に発生する、無効なエラーです。

ソリューション


この問題は、6.2i ソフトウェア リリースで修正される予定です。 当面の間は、すべての BUFGMUX、DCM およびクロック IO の配置を固定し、これらのコンポーネントの自動配置を実行しないように次の環境変数を設定して、問題を回避してください。

Solaris および Linux
setenv XIL_PAR_SKIPCLKPHASE1 1

Windows
SET XIL_PAR_SKIPCLKPHASE1=1
AR# 18442
日付 10/19/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加