UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18452

7.1i XST - 「WARNING:Xst:1960 - file.vhd line xx: Potential simulation mismatch, variable yy declared in block blck1 is assigned in block blck2」という警告メッセージが表示される

説明

キーワード : VHDL, global, variable, shared, sharing, multiple procedures, グローバル, 変数, 共有, プロシージャ

重要度 : 標準

概要 :
現在のところ XST では、ファンクションで変数を宣言し、その変数を同じファンクション内に作成した複数のプロシージャで使用すると、シミュレーションで使用可能なネットリストは生成されません。

Function global (.....)
variable glob_var : ....

procedure sub1 (...)
begin
....
glob_var := glob_var + 1;
end procedure;

procedure sub2 (...)
begin
....
glob_var := glob_var + 2;
end procedure;

begin
sub1 (...);
sub2 (...)
if (glob_var == 1) then .....
end function

ソリューション

現時点では、1 つのファンクション内の複数のプロシージャで同じ変数を使用しないようにして、この問題を回避してください。 これには、ファンクションで宣言した変数の値を、プロシージャ内で宣言した変数に渡します。
AR# 18452
日付 01/07/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加