UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18461

6.1 EDK - MHS で指定しない場合、複数のクロック信号が同一のクロックに接続される

説明

キーワード : PLB2OPB, bridge, clock, PlatGen, EDK, MHS, ブリッジ, クロック

重要度 : 重要

概要 :
3.2 から 6.1 にアップグレードする場合に、MHS ファイルに記述ないと、複数のクロック信号が同一のクロックに接続されます。

PLB クロック = OPB クロックの場合、すべての OPB 周辺にあるデバイスは、適切にアクセスできません。

ソリューション

この問題を回避するためには、次のように MHS でブリッジ クロック信号の接続を指定してください。

BEGIN plb2opb_bridge
PARAMETER INSTANCE = plb2opb
...
PORT PLB_Clk = plb_clock
PORT OPB_Clk = opb_clock
...
END

この問題は、3.2 から 6.1 にデザインを移行する場合にのみ発生し、6.2 で修正されています。
AR# 18461
日付 04/09/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加