UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18470

6.1 EDK SP1 - OPB v20 用の MPD ファイルにスペルミスがある

説明

キーワード : EDK, MPD, OPB, v20, typos

重要度 : 標準

概要 :
OPB v20 用の MPD ファイルには、次の行が含まれています。

PORT OPB_dwAck = OPB_dwAck, DIR=OUT
PORT OPB_dwXfer = OPB_dwXfer, DIR=OUT
PORT OPB_fwAck = OPB_dwAck, DIR=OUT
PORT OPB_fwXfer = OPB_dwXfer, DIR=OUT
PORT OPB_hwAck = OPB_dwAck, DIR=OUT
PORT OPB_hwXfer = OPB_dwXfer, DIR=OUT

ポートによっては右側が左側に対応していない場合があります。 これが原因で PlatGen と SimGen で不正な接続が発生します。

ソリューション

以下のようにファイルを変更してください。

PORT OPB_dwAck = OPB_dwAck, DIR = OUT
PORT OPB_dwXfer = OPB_dwXfer, DIR = OUT
PORT OPB_fwAck = OPB_fwAck, DIR = OUT
PORT OPB_fwXfer = OPB_fwXfer, DIR = OUT
PORT OPB_hwAck = OPB_hwAck, DIR = OUT
PORT OPB_hwXfer = OPB_hwXfer, DIR = OUT

この問題は EDK6.1 のサービス パック 2 で修正されています。
AR# 18470
日付 03/07/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加