UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18490

Synplify Pro - CORE Generator または ngc2edif からの EDIF ファイルの使用方法について

説明

キーワード : NGC, EDIF, CORE, Generator, COREGen, black, box, timing, ブラック, ボックス, タイミング

重要度 : 標準

概要 :
CORE Generator または ngc2edif からの EDIF ファイルをどのようにしたら Synplify Pro で使用できますか。

ソリューション

Synplify Pro では EDIF ファイルを入力としてタイミング評価を実行できます。 デザインで EDIF ファイルをインスタンシエートする場合は、EDIF ファイルを Synplify Pro プロジェクトにインポートできます。

1. [Add File] をクリックします。
2. [ファイルの種類] で [All Files (*.*)] を選択します。
3. EDIF ファイルを追加します。
4. 上位 HDL ファイルを選択する際には、次を選択します。
[Impl Options]
[VHDL] または [Verilog] タブをクリックします。
[Top Level Entity/Module] で上位エンティティおよびモジュール名を入力します。
[OK] をクリックします。

NGC ファイル (コアによっては NGC フォーマットのものがあり、XST では NGC のみを生成) がある場合は、ngc2edif ツールを NGC ファイルで実行します。 これで、.ndf と言う名前のファイルが生成されます。 上記のような手順に加え、次の手順にも従います。

1. 新規に挿入された .ndf ファイルを右クリックし、[File Options] を選択します。
2. [ファイルの種類] で [edif] をクリックします。
AR# 18490
日付 01/09/2012
ステータス アーカイブ
種類 一般
このページをブックマークに追加