UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18529

LogiCORE PCI Express - MGT でレーン極性を反転して送信および受信する方法

説明

キーワード : PHY, LTSSM, training, sets, トレーニング, セット

RocketIO ブロックを使用すると、伝送を反転できるほか、TXPOLARITY および RXPOLARITY 入力を設定することで極性を受信することもできます。 『RocketIO Transceiver User Guide" v2.5 (UG024)』を参照してください。
http://japan.xilinx.com/xlnx/xweb/xil_publications_display.jsp?category=User+Guides
[FPGA デバイス ファミリ] -> [Virtex-II Pro] -> [RocketIO Transceiver User Guide] をクリックしてください。

PCI Express LogiCORE を使用する場合、RocketIO の極性を逆にすることは可能ですか。

ソリューション

送信パス
送信パスの場合、 RocketIO の TXPOLARITY 入力に直接アクセスできません。 このビットは、PCI Express コア内で Low に接続され、RocketIO トランスミッタの極性が標準にされます。 しかしこの極性を逆にしたい場合は、FPGA Editor を使って配線された NCD ファイルを編集します。FPGA Editor で RocketIO ブロックを開き、MGT の TXPOLARITY ポートを駆動するようにデザインを編集します。 PCI Express 仕様に、間違った極性を持つレーンを処理するメカニズムがビルトインされているので、このポートはユーザーには利用できません。 レーン極性を逆にするのは、リンクの受信側で、トランスミッタ側ではありません。 各リンク パートナーが各仕様に準拠している場合、トランスミッタ側で極性を逆にする必要はありません。 詳細については、PCI Express 仕様セクション 4.2.4.2 を参照してください。

注意 : x4 レーン コアが使用される場合は、4 レーンすべての極性を反転する必要があります。 反転しておかないと、接続されるその他の PCI Express デバイスに正しいトレーニング セットが送信されません。
受信パス
受信パスの場合、コアに受信されたトレーニング セットが反転されたことを認識する機能がビルトインされています。 トレーニング セットが反転しているようであれば、受信パスの極性もコアによって反転されます。 これは、セクション 4.2.4.2 の PCI ベース仕様の要件です。レーン極性を逆にするために FPGA Editor の Receive Path に変更は必要ありません。

メモ : これは、オプションで、PCI ベース仕様 v1.1 の セクション 4.2.4.7.1 で定義されているレーン極性反転とは異なります。ザイリンクス PCI Express コアではこのオプションのビヘイビアはサポートされていません。
AR# 18529
日付 02/04/2013
ステータス アクティブ
種類 一般
このページをブックマークに追加