AR# 18530

|

LogiCORE PCI Express - 高速シミュレーション モデル以外でシミュレーションすると、コアのトレーニングが適切に行われない

説明

キーワード : pci_exp_1_lane_endpoint.v, pci_exp_1_lane_endpoint_fast_train.v, pci_exp_1_lane_endpoint.vhd, pci_exp_1_lane_endpoint_fast_train.vhd, pci_exp_4_lane_endpoint.v, pci_exp_4_lane_endpoint_fast_train.v, pci_exp_4_lane_endpoint.vhd, pci_exp_4_lane_endpoint_fast_train.vhd, training, time, out, LTSSM, hang, トレーニング, タイムアウト, 停止

PCI Express コアのシミュレーションを実行すると、トレーニングが適切に行われません。

ソリューション

トレーニング実行中、LTSSM で数ミリ秒のタイムアウトが複数回発生します。 この情報に関しては、「PCI Base Specification v1.0a」のセクション 4.2.6 を参照してください。 たとえば、ステートによっては、ポーリングが完了するまでに最大で 24ms かかる場合があります。 各ステートのタイムアウトを加算すると、シミュレーションでトレーニングに時間がかかりすぎてしまいます。 コアへの [Fast Train Simulation] 入力を 1 に設定すると、タイムアウト カウンタをバイパスできます。 この入力を 1 にすると、シミュレーションでトレーニングを完了でき、データ転送に焦点を置くことができます。 デザインをボードに配置したら、この入力の設定を 0 に戻し、トレーニングが通常どおりに行われるようにします。 ハードウェアでは、高速トレーニング シミュレーションは使用できません。

CORE Generator で提供される pci_exp_8_lane_64b_ep、pci_exp_4_lane_32b_ep、および pci_exp_1_lane_32b_ep コアには、fast_train_simulation_only というコアへの入力があります。 この入力は、シミュレーションでは 1 に、合成では 0 に設定してください。

Web サイトから入手可能な pci_exp_4_lane_64b_ep および pci_exp_1_lane_64b_ep コアでは、コンフィギュレーション ベクタ ビット 507 をシミュレーションでは 1 に、合成では 0 に設定してください。
AR# 18530
日付 12/15/2012
ステータス アクティブ
種類 一般
People Also Viewed