UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18605

XST - VHDL の未接続ポートおよび初期状態の処理方法

説明

キーワード : state, IEEE, ステート

XST では初期状態はどのように処理されますか。また、未接続ポートはどのように処理されますか。

ソリューション

XST では、次の図に示すように、信号の初期値に基づいてメモリ エレメントが初期化されます。

初期値を設定したフリップフロップ
初期値を設定したフリップフロップ



この例では、信号 q に推論されるリセット フリップフロップの初期ステートは 1 です。FPGA のコンフィギュレーションが終了すると、信号 q 上のフリップフロップはリセット フリップフロップですが、ステートは 1 になります。 信号 q を 1 に初期化しない場合は、デフォルトで 0 に設定されます。 この場合、ザイリンクス FPGA のメモリ エレメントは既知の値である必要があるので、IEEE 規格 (std_logic のデフォルト値は U) には従いません。

XST では、信号を初期化する際、可能な限り VHDL IEEE 規格に従います。初期値が指定されていない場合は、言語リファレンス マニュアルに記載されているデフォルト値が使用されます (可能な場合)。

初期値
初期値



未接続の出力/入出力/バッファ ポートは、デフォルトで上記の値に設定されます。ポートに初期状態がある場合は、未接続のポートは定義された状態になるよう接続されます。 IEEE 規格によると、入力ポートを未接続のままにすることはできません。 このため、入力ポートに open キーワードが付けられていても、ポートが未接続の場合はエラー メッセージが表示されます。
AR# 18605
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加