AR# 18634

|

PROM XC18V00 - PROM データのエラーにより FPGA コンフィギュレーションでエラーが発生する (DONE が Low、INIT が High のまま変化しない)

説明

キーワード : iMPACT, 18V00, ART, configuration, program, failed, DONE, INIT, intermittent, SYNC, word, コンフィギュレーション, プログラム, 断続的

重要度 : 標準

概要 :
トップマークが ART の XC18V00 デバイスは、PROM 電源投入時に CE# および OE/RESET# ピンのノイズの影響を受けやすくなっています。 電源投入時に CE# または OE/RESET# ピン上に遅いランプ信号やノイズの多い信号があると、内部アドレス カウンタが破損し、PROM データが正しく揃いません。 その結果、不正な SYNC ワードまたはプリアンブルが見られます。 データが正しく揃わないため、FPGA が正しくコンフィギュレーションされません。 FPGA の DONE ピンは Low、INIT ピンは High のまま変化しません。

このアンサーは、トップマークが ART の XC18V00 デバイスが、CE# および OE/RESET# ピン上の遅いランプ信号およびノイズの多い信号に影響されやすいことを示したものです。

FPGA のコンフィギュレーション エラーに関する一般的なガイドラインについては、次のサイトからコンフィギュレーション プロブレム ソルバを参照してください。
http://service.xilinx.com/support/cgi-bin/webcgi.exe?New,KB=config

ソリューション

この問題を解決するには、電源投入時に CE# および OE/RESET# ピンに速いランプ信号を供給します。

1. 4.7K オーム以下の外部レジスタが PROM の OE/RESET# ピン (FPGA の INIT ピン) に接続されていることを確認してください。

2. スタンバイの電力を削減するため FPGA の DONE ピンを使用して PROM の CE# を駆動する場合は、CE# 信号が仕様の範囲内であり、立ち上がりおよび立ち下がり時間が短いことを確認してください。 LED DONE を駆動するには、外部バッファを使用します。.

DONE ピンを使用してバッファを使用せずに LED および PROM CE# ピンの両方を駆動すると、FPGA DONE ピン上で標準の 12mA 最大シンク電流を超えてしまい、CE# 上でランプ信号が遅くなる原因となります。 PROM の低電力スタンバイ モードが不要な場合は、CE# を DONE ピンに接続する必要はなく、グランドに接続できます。

メモ : CE# が DONE に接続されていない場合、FPGA DONE ピンを VCCO にプルアップし、FPGA コンフィギュレーション スタートアップ シーケンスを完了させる必要があります。

3. コンフィギュレーションの CLK ソースとして、外部フリー ランニング クロックではなく、マスター モードの FPGA CCLK ピンを使用してください。

詳細については、次のサイトにある『Customer Advisory: Intermittent Synch Word - XC18V00』を参照してください。
http://direct.xilinx.co.jp/bvdocs/notifications/advisory2003-08.pdf
また、次のサイトにある『XC18V00 PROM Errata and Deviations from XC18V00 Data Sheet』も参照してください。
http://www.xilinx.co.jp/bvdocs/errata/DS026-E01.pdf
AR# 18634
日付 12/15/2012
ステータス アクティブ
種類 一般
People Also Viewed