UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18645

6.3 System Generator for DSP - VOUT が低い場合にシミュレーションで FFTx の出力が一致しない理由

説明

キーワード : SysGen, MATLAB, Simulink, 7.1, System Generator

重要度 : 標準

概要 :
VOUT が低い場合、シミュレーションで FFTx の出力が一致しないのはなぜですか。

ソリューション

ビヘイビア シミュレーションの不一致は、FFT の Radix 4 Streaming I/O、Radix 4 Burst I/O、Radix 2 Minimum Resources アーキテクチャ間のビヘイビアが異なるために発生します。 Radix 4 Burst I/O および Radix 2 Minimum Resources アーキテクチャでは、VOUT 信号が Low になると、実数および虚数信号で有効な最後の出力値が保持されます。

Radix 4 Streaming I/O アーキテクチャでは、このチェックが行われず、アーキテクチャ内のアドレス ジェネレータがランダムな値を出力します。 この問題は、FFTx の出力にレジスタを配置し、レジスタを付けた出力のイネーブル信号として VOUT を使用すると発生しません。

また、Radix 4 Streaming I/O は今後の FFTx バージョンから削除される予定なので、Pipelined Streaming I/O アーキテクチャの使用を推奨します。
AR# 18645
日付 01/12/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加