UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18668

6.1i Timing Analyzer/TRCE - 負の位相シフトに対応する正の位相シフトを使用したがタイミング ツールで正しく処理されない

説明

キーワード : negative, OFFSET, DCM, 6.1i, 負, オフセット

重要度 : 標準

概要 :
DCM に負の位相シフトを使用しましたが、OFFSET IN 制約が正しく解析されませんでした。 そこで、(Xilinx Answer 13349) を参照し、この負の位相シフトと等価の正の位相シフトを使用しましたが、 TRCE で OFFSET IN 制約にホールド違反があることがレポートされました。

これをタイミング ツールで正しく処理させるには、どうしたらよいですか。 OFFSET IN の値を調整する必要がありますか。

ソリューション

このアンサーでは、2 つの方法を示します。 どちらの方法も有効ですが、2 番目の方法の方がすっきりしています。

手法 1
1. OFFSET IN BEFORE 制約を使用して、クロックに対する関係を通常どおり定義します。
2. たとえば、データがクロックの 3ns 前に FPGA のピンに到達する場合は、OFFSET IN BEFORE を 3ns に設定します。
3. タイミング解析で DCM に負の位相シフトを使用します。 負の位相シフトがスタティック タイミング解析で正しく処理されます。
4. BIT ファイルを作成する前に、DCM の位相シフトを等価の正の位相シフトに変更します。この際、タイミング解析は実行しないでください。

手法 2
1. OFFSET IN AFTER 制約を使用してデザインを制約し、DCM に負の位相シフトと等価の正の位相シフトを適用します。 このようにすると、最終的な NCD ファイルでタイミング解析を実行できます。 これは、OFFSET 制約の処理方法によるものです。
- OFFSET IN BEFORE 制約を設定すると、セットアップおよびホールドは、データが到着した後に入力されるクロックに対してチェックされます。
- OFFSET IN AFTER 制約を設定すると、セットアップおよびホールドは、データが到着する前に入力されるクロックに対してチェックされます。
2. 負の位相シフトと等価の正の位相シフトを使用する場合は、データが到着する前のクロック エッジに対してデータを定義する必要があります。
AR# 18668
日付 09/16/2011
ステータス アーカイブ
種類 一般
このページをブックマークに追加