UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18673

6.1i XST - 符号付き整数で conv_std_logic_vector を使用するとロジックが正しく生成されない

説明

キーワード : XST, VHDL, function, package, IEEE, conversion, sign, bit, signed
重要度 : 標準
概要 : VHDL で conv_std_logic_vector を使用して符号付き整数を std_logic_vector に変換する場合、XST でそのサイン ビットの符号拡張が行われません。

ソリューション

現在のところ、この符号付整数/ベクタの問題に対する回避策はありません。 符号付き整数/ベクタを使用しないと、この問題は発生しません。

この問題は、最新版の 6.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、6.2i サービス パック 2 以降に含まれます。
AR# 18673
日付 03/07/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加