UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18721

6.1i Timing Analyzer/TRCE - OFFSET/OUT が適用された差動出力 (Tiosrdo) の n 側のリセット パスが誤ってレポートされる

説明

キーワード : req_sr_q, Tiosrdo, reset, differential, OFFSET, リセット, 差動, オフセット

重要度 : 標準

概要 :
IOB 内のレジスタの付いた差動出力があると、 OFFSET/OUT 制約が間違ったパスを解析します。 n 側の最も長いパスは、n のデータ フリップフロップを通るリセット フリップフロップから出力パッドまでであると示されます (reg_sr_q がイネーブルになっていません)。 このパスは p 側でレポートされていません。また、n 側でレポートされるべきではありません。

ソリューション

この問題の影響があるデバイスは、すべての Virtex-II ファミリ (Virtex-II、Virtex-II Pro、および Spartan-3) です。 これらのパスを記述するために、Tiosrdo という新しいタイミング パラメータが含まれるようにツールは修正されており、TRCE/Timing Analyzer でこれらの特定パスをフィルタできるようになっています。 これは、2004 年にリリースされた 6.2i で修正されています。
AR# 18721
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加