UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18787

EDK - EDK デザインでの RISCWatch デバッガの使用について

説明

キーワード : RISCWatch Debugger, IBM, EDK, JTAG, デバッガ

重要度 : 標準

概要 :
RISCWatch を使用するために必要な PowerPC JTAG をどのように接続すればよいですか。 また、RISCWatch ファイルはどこから入手できますか。

ソリューション

1

PowerPC プロセッサの JTAG ポートに RISCWatch を接続するには、ターゲット開発ボードで 16 ピン オス型 2x8 ヘッダ コネクタを使用できるようにする必要があります。 この情報は、次のサイトから入手可能な『RISCWatch Debugger User's Guide』に掲載されています。

http://www-3.ibm.com/chips/techlib/techlib.nsf/products/RISCWatch_Debugger

2

startup.cmd および rwppc.env は次のサイトから入手できます。

http://www.xilinx.com/txpatches/pub/utilities/fpga/riscwatch_files.zip

入手後、rwppc.env を、ネットワーク上の riscwatch ボックスに指定した IP アドレスを指定するよう変更してください。
AR# 18787
日付 04/28/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加