UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18791

Virtex-II/Pro, DCM - CLKIN_DIVIDE_BY_2 属性を使用した場合の入力クロックのデューティ サイクルについて

説明

キーワード : digital, clock, manager, duty, cycle, requirement, CLKIN_DIVIDE_BY_2, DCM, Virtex-II, Virtex-II Pro, Virtex-4, Virtex-5, デジタル, クロック, マネージャ, デューティ, サイクル

CLKIN_DIVIDE_BY_2 属性を使用した場合の入力クロックのデューティ サイクルに制限はありますか。

ソリューション

あります。

DCM に CLKIN_DIVIDE_BY_2 属性を使用した場合、デューティ サイクルの要件は入力クロックの周波数によって異なります。

周波数が 400MHz 未満の場合

Virtex-II および Virtex-II Pro :
「Input Clock Low/High Pulse Width」の数値を使用します。

Virtex-4 および Virtex-5 :
「Input Clock Duty Cycle Tolerance」の数値を使用します。

数値は、デバイス ファミリのデータシートの「DC とスイッチング特性」に記述されています。
http://japan.xilinx.com/support/documentation/index.htm

周波数が 400 MHz を超える場合

デューティ サイクルは 45/55 から 55/45 にする必要があります。
AR# 18791
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加