UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18804

6.2/6.1 EDK - OPB_INTC/DCR_INTC コントローラを使用して割り込みの優先順位を定義する方法

説明

キーワード : INTC, interrupt, priority, XPS, Intr, 割り込み, 優先順位

重要度 : 標準

概要 :
MHS ファイルで OPB_INTC/DCR_INTC コントローラを使用して割り込みの優先順位を定義する方法を教えてください。

ソリューション

Intr ポートは OPB_INTC/DCR_INTC コントローラの入力ベクタで、ほかのペリフェラルまたは外部ピンからの割り込みを受信します。 このポートの幅はパラメータ C_NUM_INTR_INPUTS で定義します。

EDK では、PlatGen により Intr ポートに接続されている割り込み信号の数が算出され、この値が割り込みコントローラの C_NUM_INTR_INPUTS に自動的に割り当てられます。 ユーザーが値を割り当てる必要はありません。 また、ほかの CoreConnect バス信号と異なり、Intr のビット表記はリトル エンディアン ([C_NUM_INTR_INPUTS-1 downto 0]) です。

割り込みの優先順位は、MHS の構文で定義するのではなく、割り込みコントローラがどのようにインプリメントされるかで決まります。 ザイリンクスの OPB_INT/DCR_INTC コントローラがこの割り込みソースの優先順位を定義します。 Intr の LSB に接続された割り込みの優先順位が最も高く、MSB に接続された割り込みの優先順位が最も低くなります。

次に、現在の割り込みコントローラの MHS 構文例を示します。

BEGIN opb_intc
PARAMETER INSTANCE = u0_opb_uintc
....
Port Intr = uart_int & iic_int & ext_int & emac_int
....
END


この場合、C_NUM_INTR_INPUTS = 4 となります。 MHS の連結構文により、Intr[0] は emac_int に、Intr[1] は ext_int に、というように接続されます。 この例では、emac_int が OPB_INTC/DCR_INTC IP で定義された Intr の LSB 位置に接続されているので、優先順位が最も高くなります。
AR# 18804
日付 04/28/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加