AR# 18834

|

Virtex-II - スピード ファイルの改訂履歴

説明

Virtex-II デバイス ファミリのスピード ファイルの改訂履歴を示します。

ソリューション

スピード ファイルの改訂履歴

1.121 リリース : 変更内容

- 新しい I/O 規格のサポートを追加

1.120 リリース : 変更内容

- Hi-Rel および放射硬化デバイスのスピード グレードを PRODUCTION に変更

1.119 リリース : 変更内容

- HSLVDCI_{15,18,25,33} I/O 調整のサポートを追加

1.118 リリース : 変更内容

- Hi-Rel および放射硬化デバイスのサポートを追加

1.116 リリース : 変更内容

- 各スピード グレードで出力遅延を次の値だけ減少スピード グレード :

Speed Grade..................-4..............-5..............-6

Output Delay Change....-1.12ns...-1.1ns....-ns

- シリコンへの変更はありません。これは、I/O 規格が向上したことによる TRCE からの I/O 仕様の変更です。

- ボードの負荷は、個別に考慮する必要があります。

1.114 リリース : 変更内容

- 負荷 0 での計測に基づいて I/O 調整値をアップデート

- 電圧および温度のディレーディング データを含める

- XC2V8000 デバイスの TICKOF および TPSFD/TPHFD の値を修正

1.113 リリース : 変更内容

- XC2V2000、XC2V3000、XC2V4000 の正のホールド タイム スペックを 0 に戻す

- HLL/VLL 遅延を -6 用に調整

- ステッピング 0 -6 乗算器セットのスピードをステッピング 1 -6 乗算器のスピードと同じ値に変更

- 最小遅延をサポート

- v1.113 は v1.111 と同一です。v1.111 の詳細は、次を参照してください。

メモ : (Xilinx Answer 15576)

1.111 リリース : 変更内容

- XC2V2000、XC2V3000、XC2V4000 デバイスのスピード グレード -4 での TPHFD を正の値から 0 に変更

- スピード グレード -6 での水平方向および垂直方向ロング ラインの遅延を調整

- 乗算器の -6 スピード グレードのステッピング レベル 0 をステッピング レベル 1 と同一に設定

- MIN のサポートを追加

メモ : (Xilinx Answer 15218).

1.105 リリース : 変更内容

リリース : 変更内容-XC2V80、XC2V250、XC2V500、XC2V2000、XC2V3000、XC2V4000 デバイスはスピード グレード -4 および -5 の製品デバイス

- ステッピング 1 の乗算器デザインで乗算器のパフォーマンスが大幅に向上しました。

具体的な値は、次のデータシートの拡張乗算器のセクションを参照してください。http://japan.xilinx.com/support/documentation/virtex-ii_data_sheets.htm

- データシートの「DC 特性およびスイッチ特性」 (モジュール 3) を開きます。

- 「Virtex-II Switching Characteristics」セクションの「Enhanced Multiplier Switching Characteristics」を参照してください。

- BRAM 専用アドレスの配線遅延を増加

- XC2V80、XC2V250、XC2V500 デバイスの 16 進数/ロングラインの配線遅延を調整

- 遅延付き pin-to-pin パラメータ (Tpsfd/Tphfd) を変更し、上記データシートもアップデート

- LVTTL 以外の I/O 規格の調整係数を変更し、上記データシートもアップデート

メモ : (Xilinx Answer 15218).

1.96 リリース : 変更内容

- ロングライン遅延を増加

- 次数の低い乗算 (18 ビット未満の乗算) を正しくするため乗算器の値を変更。ワースト ケース (Tmult_P35) は悪化していません。

- パイプライン乗算器のセットアップ タイム (データ パス) を増加

- XC2V6000 デバイスのスピード グレード -4 および -5 のスピード ファイルを PRODUCTION レベルに変更

1.94 リリース : 変更内容

- Pin-to-Pin の値をバージョン 1.89 の値に戻す (データシート モジュール 3、リビジョン 1.6)

- 乗算器の変更 :

18X18 組み合わせ乗算器

Speeds Files Release...Parameter....-6.......-5.......-4

Ver. 1.89.....................Tmult_P35....N/A.....6.40ns...7.38ns

Ver. 1.90.....................Tmult_P35....5.6ns...7.1ns....8.1ns

Ver. 1.94.....................Tmult_P35....6.44ns..8.48ns...10.40ns

- 一部の出力 I/O 規格の調整値を変更。すべて検証され、特性データを反映しています。

- HSTL (クラス 1 ~ 4) 1.8V を調整値と共にデータシートに追加

1.90 リリース : 変更内容

乗算器:

- パイプライン処理されたモデルを修正

- すべての入力ピンに対してセットアップが一定

- CLK2OUT をパイプラインではない乗算器の約 80% に変更 (以前は約 50%)

- パイプラインではない乗算器で遅延を 10% 増加

- 乗算器のオペランドによって遅延が異なる

- 18X18 乗算器のシリコン上で計測したワースト テスト ケースは約 7.0ns

- 遅延は PRODUCTION シリコンを反映

- XC2V1000 デバイスで -4 および -5 のスピードグレードを PRODUCTION に変更

- その他のパーツは ADVANCED のまま

- XC2V8000 以外のデバイスにスピード グレード -6 を追加。ほとんどの遅延が -5 より約 10% 短縮されており、18X18 の遅延は -5 の 7ns から -6 では約 5.6ns に短縮されています。

- Tbcko BRAM CLK2OUT を 2.0ns から 2.26ns に増加。遅延は CLK ピンの配線から BRAM ブロックに転送されますが、デザインのパフォーマンスには影響ありません。

- フリップフロップおよび BRAM の内部ホールド タイムを 0 に設定 (以前は 1ps)

- PRODUCTION シリコンに基づいて I/O 調整係数をアップデート

定義

定義各デバイス サイズおよびスピード グレードに対するスピード ファイルの種類の定義は、データシートの「DC およびスイッチ特性」を参照してください。

http://japan.xilinx.com/xlnx/xweb/xil_publications_index.jsp
- [デバイス] タブ → [FPGA デバイス ファミリ] → [Virtex-II] を選択します。

- データシートの「DC 特性およびスイッチ特性」 (モジュール 3) を開きます。

ソフトウェア リリース別のスピード ファイルのバージョンについては、(Xilinx Answer 12201) を参照してください。

AR# 18834
日付 12/15/2012
ステータス アクティブ
種類 一般
People Also Viewed