UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18945

LogiCORE SPI-4.2 (POS-PHY L4) v6.1- ダイナミック位相アライメントで 2V3000 をターゲットにすると、PAR で配線が完了していない信号が 1 つあるとレポートされる

説明

資料:

ダイナミック位相アライメント コンフィギュレーションで 2V3000FF1152-5 をターゲットにする v6.1 SPI-4.2 コアでインプリメンテーションを実行すると、PAR で配線が完了していない信号が 1 つあることがレポートされます。

FPGA Editor でこのデザインを開くと、未配線のネットが GLOBAL_LOGIC0 (グランド) と識別されています。

ソリューション

この問題は、-t <cost table value> オプションを使用して別のコスト テーブル入力で PAR を再実行すると回避できます。有効なコスト テーブルの値は、1 ~ 100 です。

例 :

par -pl high -rl high -t 4 mapped.ncd routed.ncd

PAR コマンドでコスト テーブル入力オプションを使用しないと、値がデフォルトで 1 になります。

AR# 18945
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加