AR# 18953

|

LogiCORE SPI-4.2 (POS-PHY L4) v6.1 - シミュレーションで「# ** Warning: /X_FF HOLD Low VIOLATION ON I WITH RESPECT TO CLK; 」という警告メッセージが表示される

説明

概要

SPI-4.2 コアのあるデザインをシミュレーションすると、次のメッセージが表示されます。

"# ** Warning: /X_FF HOLD Low VIOLATION ON I WITH RESPECT TO CLK;

# Expected := 0.214 ns; Observed := 0.041 ns; At : 2929.272 ns

# Time: 2929272 ps Iteration: 3 Instance: /pl4_tstbench/pl4_top_lb0/pl4_snk_top1_pl4_snk_core0_pl4_snk_afifo0_pl4_generic_fifo0_reg_xfr_addr_gray_crossclk0_gen_reg_gray_addr_gen_reg_gray_addr_<X>_reg_gray_addr"

ソリューション

非同期クロック ドメインをまたぐ SPI-4.2 内部レジスタが原因でタイミング違反が発生しています。これが原因で SPI-4.2 コアの出力に x 値が出力されたり、されなかったりします。出力信号にあわられる未知のステートはコアの機能には影響を与えません。しかし、シミュレーションでは、この未知のステートがデザイン内に伝搬し、好ましくない結果を引き起こす可能性があります。

未知のステートがシミュレーションにレポートされる場合は、VHDL シミュレーションの場合は NGD2VHDL の「-xon false」を使用し、Verilog シミュレーションの場合は、シミュレータのオプションを使用して、未知のステートが伝搬されないようにすることを推奨します。

VHDL シミュレーション ファイルの生成方法 :

prompt> ngdbuild pl4_src_top.edn

prompt> netgen -ofmt VHDL -sim -XON false pl4_src_top.ngd pl4_src_top.vhd

Verilog の場合、シミュレータのオプションを使用して x または未知のステートの伝搬をオフにします。この場合、シミュレーション モデルを再生成する必要はありません。

AR# 18953
日付 12/15/2012
ステータス アーカイブ
種類 一般
People Also Viewed