UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18993

7.1i CPLDFit - 「ERROR:Cpld:1106 - Signal 'SCLK' attached to BUFG drives both an active-high and active-low CLOCK」 というエラー メッセージが表示される

説明

キーワード : 6.3i, 6.2i, 6.1i, 6.2i, CPLDFit, CoolRunner-II, 9500, error, 1106, エラー

重要度 : 標準

概要 :
CoolRunner-II のデザインで、クロック ドライバを使用しています。 インプリメントすると、次のようなエラー メッセージが表示されます。

"ERROR:Cpld:1106 - Signal 'SCLK' attached to BUFG drives both an active-high and active-low CLOCK. Cannot assign all BUFG nets to global controls.
ERROR:Cpld:887 - Cannot fit the design into this device."

ソリューション

このエラー メッセージは、XC9500 デバイスに対しては有効です。XC9500 デバイスでは、1 つの入力クロックを使用して、立ち上がりエッジと立ち下がりエッジで別のレジスタを駆動します。 XC9500 アーキテクチャでは、各レジスタにローカルの反転機能がないため、グローバル クロック ネットが 2 つ必要です。

CoolRunner-II デザインでは、クロック分周器の出力でアクティブ High とアクティブ Low のラッチを駆動している場合にこのエラー メッセージが表示されることがありますが、 これは有効なコンフィギュレーションなので、メッセージが間違っています。

この問題は、最新版の 6.2i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp
この修正は、6.2i サービス パック 1 以降に含まれます。
AR# 18993
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加