UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 18997

LogiCORE MII_to_RMII コア - MII_to_RMII コアに必要なタイミング制約について

説明

キーワード : rmii, ethernet, shim, UCF, ref_clk, EDK, mii, timing, constraint, イーサネット, タイミング, 制約

重要度 : 標準

概要 :
MII_to_RMII コアに必要なタイミング制約はありますか。

ソリューション

このコアでは、Ref_Clk 制約を 50MHz に設定する必要があります。 制約の構文は次のとおりです。

NET Ref_Clk TNM_NET = Ref_Clk;
TIMESPEC TS_Ref_Clk = PERIOD Ref_Clk 50 MHz HIGH 50 %;

これについては、次のバージョンのデータシートに記載される予定です。
AR# 18997
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加